探討高速PCB設(shè)計(jì)中的串?dāng)_分析與控制

武肖飛

【摘要】? ? 高速PCB在設(shè)計(jì)過程中，需要對(duì)傳輸信號(hào)串?dāng)_問題進(jìn)行著重的考慮。尤其是在電子產(chǎn)品小型化發(fā)展的今天，控制串?dāng)_問題十分關(guān)鍵。本文首先對(duì)高速PUB設(shè)計(jì)中導(dǎo)致串?dāng)_問題的因素進(jìn)行分析，并在此基礎(chǔ)上，提出控制串?dāng)_的建議，希望為相關(guān)領(lǐng)域提供借鑒。

【關(guān)鍵詞】? ? 高速PCB? ? 串?dāng)_? ? 影響因素

引言：自21世紀(jì)以來，科學(xué)技術(shù)實(shí)現(xiàn)了飛躍式發(fā)展，電子設(shè)計(jì)的未來發(fā)展趨勢，已經(jīng)變成了小型化和高速化。但PCB電路板尺寸的不斷縮小，必然會(huì)提升布線的密度，同時(shí)，信號(hào)頻率的提高，所帶來的是邊沿更加陡峭。這樣一來，高速PCB在設(shè)計(jì)時(shí)，如何對(duì)串?dāng)_問題進(jìn)行控制，成為了急需解決的問題。在此背景下，對(duì)高速PCB設(shè)計(jì)中的串?dāng)_分析與控制進(jìn)行分析，具有十分重要的意義。

一、高速PCB設(shè)計(jì)中的串?dāng)_分析

1.1高速PCB設(shè)計(jì)中串?dāng)_現(xiàn)象的影響因素

引起串?dāng)_的因素主要包括兩種，一種是信號(hào)傳輸線間的互感;另一種是信號(hào)傳輸線間的互容。導(dǎo)線、電纜線和印制線都是信號(hào)傳輸線的常見種類。信號(hào)從一根傳輸線耦合到另一根傳輸線上就是所謂的串?dāng)_。電線號(hào)在沿著傳輸線傳輸?shù)倪^程中，在傳輸線上產(chǎn)生電磁場是不可避免的現(xiàn)象，一旦不同傳輸線的電磁場共同發(fā)生作用，串?dāng)_現(xiàn)象就會(huì)隨之產(chǎn)生[1]。在高速PCB設(shè)計(jì)中，信號(hào)跳變極易引發(fā)串?dāng)_現(xiàn)象，并且串?dāng)_強(qiáng)弱會(huì)受到信號(hào)變化速度的影響，二者具有正向關(guān)聯(lián)。

1.2串?dāng)_的類別

將成因不同作為依據(jù)，可以將串?dāng)_劃分為兩類，一類是感性耦合串?dāng)_;另一類是容性耦合串?dāng)_。接來下，筆者會(huì)對(duì)這兩類串?dāng)_進(jìn)行簡要分析。1、感性耦合串?dāng)_。信號(hào)在經(jīng)過串?dāng)_線時(shí)，極易受到被信號(hào)電流變化所影響，繼而在進(jìn)入越變區(qū)域后，會(huì)產(chǎn)生一種具有變化性的時(shí)變電磁場，這類電磁場會(huì)與噪聲電壓產(chǎn)生感應(yīng)，并對(duì)傳輸線路造成不利影響。2、容性耦合串?dāng)_。信號(hào)在經(jīng)過串?dāng)_線時(shí)，會(huì)受到信號(hào)邊沿電壓變化的影響，該區(qū)域的分布電容會(huì)產(chǎn)生時(shí)變電磁場，并且這個(gè)電磁場籠罩著受害線，故受害線在電磁場的影響下，會(huì)產(chǎn)生感應(yīng)電流，容性偶合串?dāng)_現(xiàn)象就此出現(xiàn)。

1.3串?dāng)_對(duì)高速PCB的影響

現(xiàn)階段，設(shè)計(jì)人員在設(shè)計(jì)高速PCB時(shí)，經(jīng)常會(huì)受到串?dāng)_現(xiàn)象的影響，并且這種現(xiàn)象十分常見，且無法從根源上消除。故設(shè)計(jì)人員應(yīng)該采取有效的措施，對(duì)串?dāng)_進(jìn)行控制，使信號(hào)線的抗串?dāng)_能力得到強(qiáng)化。通常情況下，串?dāng)_對(duì)高速PCB產(chǎn)生的影響體現(xiàn)在以下幾個(gè)方面。

1、串?dāng)_會(huì)增加誤觸發(fā)的概率。在高速PCB設(shè)計(jì)中，串?dāng)_會(huì)對(duì)信號(hào)完整性造成嚴(yán)重的威脅，因?yàn)榇當(dāng)_而導(dǎo)致的數(shù)字電路功能偏差十分常見。2、串?dāng)_會(huì)導(dǎo)致觸發(fā)延時(shí)。在高速PCB設(shè)計(jì)中，設(shè)計(jì)人員會(huì)對(duì)時(shí)序進(jìn)行著重的考慮，但在串?dāng)_的影響下，時(shí)序經(jīng)常出現(xiàn)延時(shí)錯(cuò)誤。

二、高速PCB設(shè)計(jì)中的串?dāng)_控制措施

在高速PCB設(shè)計(jì)中，串?dāng)_是設(shè)計(jì)人員十分關(guān)注的問題，雖然完全消除串?dāng)_是不現(xiàn)實(shí)的，但是對(duì)串?dāng)_進(jìn)行適當(dāng)?shù)目刂?，避免其產(chǎn)生過大的影響，從當(dāng)前技術(shù)發(fā)展情況來看，還是可以實(shí)現(xiàn)的。高速PCB設(shè)計(jì)由多個(gè)部分組成，分別為芯片選擇、PCB布局、電路和原理圖設(shè)計(jì)，每一部分都可能存在串?dāng)_，設(shè)計(jì)人員需采取有針對(duì)性的措施，對(duì)串?dāng)_進(jìn)行控制。接下來，筆者會(huì)結(jié)合自身工作經(jīng)驗(yàn)，闡述幾種控制串?dāng)_的措施[2]。

2.1控制信號(hào)

通過上文分析得知，傳輸信號(hào)變換速率直接關(guān)系到串?dāng)_的控制質(zhì)量，二者具有正向的關(guān)聯(lián)，簡言之，傳輸信號(hào)變化速率越高，串?dāng)_所產(chǎn)生的影響就越為嚴(yán)重。故設(shè)計(jì)人員可以將器件類型選擇作為控制措施，盡量在滿足使用性能的條件下，選擇速度相對(duì)較慢的器件。并對(duì)同種類信號(hào)混合使用的情況進(jìn)行避免，究其原因，主要是快速信號(hào)容易對(duì)慢速信號(hào)造成影響。此外，還要在設(shè)計(jì)過程中，對(duì)信號(hào)傳輸線的阻抗進(jìn)行把握，確保其阻抗符合控制標(biāo)準(zhǔn)，這樣一來，就可以實(shí)現(xiàn)對(duì)串?dāng)_的有效控制。具體表現(xiàn)為傳輸線近端和遠(yuǎn)端的阻抗應(yīng)該與傳輸線阻抗保持在相同的水平。

2.2屏蔽措施的使用

使用屏蔽措施是控制串?dāng)_的重要手段，設(shè)計(jì)人員在使用屏蔽措施時(shí)，需要對(duì)底線接地點(diǎn)的間距進(jìn)行控制，確保接地點(diǎn)距離與設(shè)計(jì)要求相符，一般情況下，接地點(diǎn)距離應(yīng)該小于信號(hào)變化長度的兩倍。此外，使用地線會(huì)導(dǎo)致信號(hào)分布電容增加，傳輸線阻抗會(huì)隨之提升，信號(hào)沿速度逐漸趨于平緩。

2.3在設(shè)計(jì)過程中控制串?dāng)_

高速PCB設(shè)計(jì)過程中，設(shè)計(jì)人員應(yīng)該將敏感電路作為重點(diǎn)保護(hù)對(duì)象，避免外界干擾信號(hào)干擾電路的正常運(yùn)行，同時(shí)也要預(yù)防內(nèi)部噪聲電路和的其他信號(hào)線的串?dāng)_，重點(diǎn)預(yù)防I/O信號(hào)線間的串?dāng)_。

結(jié)論：綜上所述，串?dāng)_是高速PCB設(shè)計(jì)中的常見問題，會(huì)對(duì)電路造成不利的影響，為了實(shí)現(xiàn)對(duì)串?dāng)_的有效控制，設(shè)計(jì)人員在進(jìn)行高速PCB設(shè)計(jì)過程中，需要采取控制信號(hào)、使用屏蔽措施以及保護(hù)敏感電路等方法，將串?dāng)_發(fā)生的概率降至最低，使串?dāng)_不會(huì)對(duì)信號(hào)傳輸造成過大的影響。

參? 考? 文? 獻(xiàn)

[1]王淑芬，吳秀龍.基于65nm工藝數(shù)字IC物理設(shè)計(jì)中信號(hào)串?dāng)_的預(yù)防[J].電子技術(shù)，2017，39（01）：47-48.

[2]張征平，任震，黃雯瑩.MUX中的信號(hào)串?dāng)_分析及其分組分層設(shè)計(jì)[J].華南理工大學(xué)學(xué)報(bào)（自然科學(xué)版），2015（12）：10-13.