一種多功能雷達干擾信號發生設備

王守權，高偉亮，李寶鵬，田 濤

(海軍航空大學青島校區, 山東 青島 266041)

現代雷達所處的電磁環境復雜，周圍存在著諸多有意干擾和無意干擾信號，如何確保雷達在復雜電磁環境中發揮應有的作戰效能是雷達抗干擾訓練要解決的重點問題[1 -3]。以矢量信號收發儀為開發平臺，利用上位機+FPGA技術開發了一種便攜式多功能雷達干擾信號發生設備(以下簡稱雷達干擾設備)，將SDIF(序列差直方圖)信號分選算法和DRFM(數字存儲技術)技術相結合，實現了雷達信號偵察、雷達干擾信號生成、雷達測試功能標校等功能。雷達干擾設備可作為雷達訓練的配套設備，為雷達提供貼近實戰的電磁干擾環境，檢驗評估雷達裝備的抗干擾性能，驗證標校雷達的探測性能，對雷達作戰效能的發揮有十分重要的意義。

1 功能需求

復雜電磁環境下開展雷達裝備抗干擾測試，雷達干擾信號發生設備產生的干擾信號樣式要多；對不同體制雷達的干擾效果要理想，干擾實施操作要靈活。因此，系統設計了3種主要功能：雷達信號偵察、雷達干擾信號生成、雷達標校。與行業領域同類型設備相比[4-6]，增設了雷達信號偵察和雷達標校功能，使得系統應用范圍和干擾效果得到了提升。

系統可自動偵察當前電磁環境中存在的現有各種體制的雷達信號，分析其時域、頻域、PDW(脈沖描述字)參數，顯示信號的波形圖、頻譜圖、天線方向圖等信息，并根據雷達參數數據庫對輻射源類別進行識別。

根據偵察雷達信號參數情況，可自動或人工設置干擾目標速度、加速度、功率、目標個數、航跡等參數，實時產生多種類型的雷達干擾信號，主要包括：多通道目標干擾、密集假目標干擾、壓制干擾、示樣干擾、間歇干擾、距離拖引和目標分離。

利用雷達與干擾機的位置確定相對距離、方位，通過對比系統干擾航跡數據和雷達記錄的虛擬航跡數據，對雷達的定位、測距性能進行驗證和標定，以消除由于維修、元件老化、設備變形等因素造成的零位偏差。

2 系統方案設計

2.1 硬件架構設計

系統硬件采用為PXIe-5644R VST主體模塊，搭載FPGA功能架，5644R VST內含Xilinx Virtex-6 FPGA，可使用LabVIEW FPGA 對模塊進行編程，以實現快速測量、閉環測試和復雜算法工程開發[7-8]。如圖1所示，系統硬件主要由NI PXIe-5644R VST、零中頻發射接收機、模/數轉換器、環形器、喇叭天線組成，主要分為雷達信號偵察和干擾信號生成兩大功能模塊，雷達偵察的信號參數可為雷達干擾信號生成提供先驗信息。將短時傅里葉變換(Short-Time Fourier Transform，STFT)、DRFM、天線方向圖生成、PDW獲取、多普勒信號調制等功能模塊放到FPGA上實現，充分發揮FPGA高效高速，定時精準的優點。將PDW顯示、信號分選、地圖功能、信息存儲、干擾數據生成、雷達標校等功能放在上位機上實現。

圖1 硬件設計方案框圖

系統硬件工作功能流程如下：被偵測的雷達信號經天線接收后傳輸至雷達目標模擬系統，經零中頻接收機、經下變頻后被采樣存儲，得到I/Q基帶信號，經ADC(模數轉換)、數字均衡、數據抽取后進行計算和存儲。發射時通過DMA、寄存器與干擾設備控制軟件進行數據交互控制，根據軟件生成的干擾數據進行時延控制、幅度和多普勒調制處理，通過數字差值、數字均衡、DAC(數模轉換)，經零中頻發射機上變頻為射頻干擾信號，經RF-OUT端口發射出去。FPGA使用Xilinx IP實現FFT運算，通過自定義IP實現數字信號處理、DRFM等功能。

2.2 軟件功能設計

上位機軟件用來設置和顯示偵察分選、干擾控制、信號波形、天線方向圖等參數信息。如圖2所示，系統可顯示和保存被偵測信號的PA、RF、PW、PRI等PDW數據，以便進行更好的雷達特性分析和輔助信號分選。將信號分選結果存入臨時輻射源表格中，可選中識別可信度高的雷達參數存入輻射源庫，也可從外部文件中直接導入雷達參數，不斷豐富輻射源庫。當干擾已知雷達時，可以跳過偵察，直接從輻射源庫中選定該雷達參數進行干擾操作，使操作更加地高效便捷。

設備可以釋放噪聲干擾、密集假目標、多通道目標干擾等干擾多種類型的干擾。其中，噪聲干擾主要包含阻塞干擾、瞄頻干擾、掃頻干擾等3種樣式；密集假目標干擾的點跡幅度可以設置為固定或隨機，有3個通道可以釋放密集假目標，每個通道最多可以釋放255個運動的點跡；多通道目標干擾可以釋放單目標/多目標、單干擾/多干擾、模擬目標+干擾，模擬目標+噪聲等多種樣式的干擾；示樣/間歇干擾可以釋放目標+示樣干擾或者間歇干擾；距離拖引干擾可以模擬目標被雷達跟蹤后，釋放假目標擺脫雷達的跟蹤；分離目標可以模擬目標到達設定距離后釋放假目標，用于模擬敵機攻擊目標雷達的場景。

圖2 軟件設計方案框圖

3 信號偵察與干擾實現方法

3.1 雷達信號偵察與分選

信號分選是雷達偵察的關鍵技術，需要從截獲的大量脈沖信號流中分選出有用的信號，由于目前空域中輻射源種類非常多，且雷達信號形式多樣，使信號分選這一過程非常復雜[9]。考慮到算法的計算復雜度及分選效果，選用算法復雜度低、性能優異的SDIF算法作為雷達信號分選算法。SDIF算法由PRI測定及序列檢測兩部分組成，PRI的測定時SDIF算法的關鍵。如圖3所示，算法基本工作過程如下。

計算相鄰兩個脈沖的TOA之差構成第一級差值直方圖，計算檢測門限；子諧波檢驗后將所有超過門限的值看作是可能的PRI值進行序列檢索。若成功地分離出脈沖序列，則重復此過程，直到分離出所有的脈沖列或剩下少于5個脈沖為止。若序列檢索不能分離出脈沖序列，則計算下一級差，設立新門限，重復整個過程，最后完成參差鑒別。SDIF門限計算方式為：

(1)

式(1)中：E是總的脈沖數；N是直方圖總的格數；c是差值級數；x和k是常量系數，其值是由經驗決定的，x、k的值為小于1的正數。

圖3 SDIF信號分選算法流程框圖

雷達偵察與分選實施流程如圖4所示。干擾控制軟件通過DMA獲取FPGA端的TOA(脈沖到達時間)數據，用于信號分選。通過SDIF算法高效地完成信號分選后，FPGA根據信號分選的結果進行STFT，計算雷達信號頻率、帶寬、幅度、類型等信號參數，將雷達信號參數放入臨時輻射源表格，輻射源庫可根據后面分選出的相似結果不斷更新，可以將識別可信度高的雷達參數存入輻射源庫，也可以將原有的雷達輻射源參數導入輻射源庫。偵察分選結果以PDW的數據形式保存。為了更好實施干擾，可以從臨時輻射源表格或輻射源庫中選定雷達參數，為干擾提供射頻相關的參數。

圖4 偵察實施流程框圖

3.2 干擾信號生成

干擾信號生成采用DRFM技術機制，DRFM工作原理如圖5所示，首先對偵察的雷達信號進行量化存儲，然后在干擾信號生成階段，通過對存儲的雷達信號參數進行調制并轉發出去，當被干擾雷達對接收到的干擾信號進行相干處理時，會得到較高的增益，形成假目標尖峰，從而欺騙并擾亂雷達的檢測和跟蹤[10-11]。

由于系統對信號存儲轉發需要一定的處理時間，因此DRFM對當前脈沖周期存儲的信號延遲一個或幾個脈沖周期后，再轉發出去并形成干擾回波。DRFM通過對接收到的射頻信號進行高速采樣、存儲、變換處理和重構，實現對信號捕獲和保存的高速性、干擾技術的多樣性和控制的靈活性。

圖5 DRFM工作原理框圖

DRFM工作方式如圖6所示，系統進行DRFM時，判斷脈沖上升沿到來后，開始將脈沖的I/Q數據存入DRAM存儲塊，脈沖到來的TOA以及PW寫入寄存器。上位機將干擾數據通過DMA傳輸到FPGA，FPGA解析參數，提取每個干擾數據的速度信息，生成多普勒數據。FPGA中用一個U64的計數器控制時間，根據速度及每個干擾數據設置的距離，計算需要延遲多少計數，與脈沖到來的TOA相加，當計數器值計到該值時，產生觸發信號。采用握手的方式從DRAM中讀取脈沖I/Q數據，并存入FIFO中，取出FIFO中的數據與多普勒數據調制后發出。

圖6 DRFM工作方式框圖

干擾實施主要分為一般干擾、偵察干擾2種方式。一般干擾是指配置好干擾參數后手動釋放干擾，偵察干擾是指配置好干擾參數后，先進行偵察，鎖定電磁環境中的雷達后，再釋放干擾。不同類型的干擾實施設計流程如圖7～圖9所示，具體過程大體相似，分為以下幾個步驟：在上位機配置距離、速度、加速度、上限速度、功率、假目標個數等參數，FPGA接收配置參數后，通過延遲、多普勒調制、幅度控制、脈沖存儲后進行重復轉發技術生成干擾信號。

圖7 噪聲干擾設計流程框圖

圖8 密集假目標干擾流程框圖

圖9 示樣/間歇干擾流程框圖

距離拖引干擾實施流程如圖10所示。配置目標與干擾參數后，通過定時控制目標與拖引干擾的釋放時機，使目標在運動過程中，按規律釋放拖引干擾，不斷重復該過程，直到退出距離拖引干擾。FPGA接收上位機配置目標和干擾通道的距離、速度、加速度、上限速度、功率、定時等參數，通過延遲、多普勒調制、幅度控制、脈沖存儲轉發技術，按規律實現距離拖引干擾。

分離目標干擾實施流程如圖11所示，配置目標與干擾參數后，通過距離控制子目標干擾的釋放時機，使目標在運動過程中，在指定地點釋放子目標干擾，結束后，子目標消失。FPGA接收上位機配置目標和干擾通道的距離、速度、加速度、上限速度、功率參數，通過延遲、多普勒調制、幅度控制、脈沖存儲轉發技術，實現分離目標干擾。

圖10 距離拖引干擾設計流程框圖

圖11 分離目標干擾設計流程

4 系統測試

為測試雷達干擾設備性能，選用目標雷達作為配試設備進行相關技術指標與主要功能測試。系統主要射頻參數測試情況如表1所示。

表1 射頻參數測試值

設備人機交互主界面如圖12所示，可以進行參數設置和數據顯示選擇等操作。偵察的雷達信號PDW參數如圖13所示，天線方向圖偵測圖如圖14所示。設備對被測雷達實施干擾，相對于其他類型的干擾設備[12-15]，壓制干擾系數提高大于10%，欺騙成功概率大于20%，干擾實施時間降低3～5 s。以上測試結果充分驗證了該設備的實用性和有效性。

圖12 設備主界面

圖13 PDW參數顯示界面

圖14 天線方向圖偵測圖

5 結論

為了給雷達設備抗干擾測試提供理想的復雜電磁信號環境，以VST為硬件平臺開發設計了一種多功能雷達信號發生設備，應用SDIF信號分選技術、DRFM干擾生成技術，實現了高精度的雷達信號分選和干擾信號生成功能，設備還可以利用干擾數據實現雷達標校功能。系統測試結果表明，系統射頻指標高，對雷達信號偵察截獲概率高，分選結果正確率高，產生了多種樣式的干擾信號，能有效地對雷達實施各種樣式干擾。