機(jī)載多路串口數(shù)據(jù)采集存儲(chǔ)技術(shù)研究

王代華，賈鵬程，趙志國(guó)，馬竹新

( 1.中北大學(xué) 儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，太原 030051;2.中北大學(xué) 電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，太原 030051；3.晉西工業(yè)集團(tuán)有限責(zé)任公司防務(wù)裝備研究院，太原 030051)

在航空航天及各類工業(yè)作業(yè)中，各類信息常需通過(guò)串口進(jìn)行現(xiàn)場(chǎng)傳輸存儲(chǔ)以便后續(xù)準(zhǔn)確分析[1]。但隨著各類控制系統(tǒng)規(guī)模的不斷增大，串口采集的信息種類也越來(lái)越多[2]。對(duì)大容量多通道串口數(shù)據(jù)的采集存儲(chǔ)方案也提出了關(guān)鍵數(shù)據(jù)的優(yōu)先定位和讀取、小體積、低誤碼率及環(huán)境適應(yīng)等要求。

近年來(lái)NAND Flash以其非易失性、高可靠性、寬溫度范圍成為大容量存儲(chǔ)介質(zhì)的首選[3]。通常在Flash作為多通道系統(tǒng)存儲(chǔ)單元的場(chǎng)合中，多通道數(shù)據(jù)需按照一定的幀格式順序?qū)懭隖lash，離線分析時(shí)也按此幀格式進(jìn)行通道區(qū)分和處理[4]。這種方法需遍歷存儲(chǔ)器的所有地址數(shù)據(jù)，在取出數(shù)據(jù)后再進(jìn)行二次區(qū)分處理。而實(shí)際經(jīng)驗(yàn)表明：各類信息的數(shù)據(jù)輸出并非持續(xù)整個(gè)采集時(shí)段，甚至關(guān)鍵數(shù)據(jù)只是全部數(shù)據(jù)的某一段或幾段；當(dāng)只有少量通道工作時(shí)，幀格式存儲(chǔ)的方案在讀取時(shí)仍需遍歷全部地址和數(shù)據(jù)，造成存儲(chǔ)資源的不均衡使用且降低工作效率；當(dāng)多通道同時(shí)工作時(shí)，若因某通道故障或者數(shù)據(jù)包流速不規(guī)則，幀結(jié)構(gòu)存儲(chǔ)方法易造成數(shù)據(jù)的覆蓋或NAND Flash以默認(rèn)的高電平邏輯填補(bǔ)，給數(shù)據(jù)分析造成困擾[5]。

在某機(jī)載慣導(dǎo)系統(tǒng)6路RS232串口數(shù)據(jù)的存儲(chǔ)系統(tǒng)設(shè)計(jì)中，要求4路波特率為 115 200 bps，2路波特率 230 400 bps，持續(xù)采集時(shí)長(zhǎng)不低于4 h，且需低誤碼率與可選數(shù)據(jù)段讀取。根據(jù)以上要求該系統(tǒng)采取了以FPGA(現(xiàn)場(chǎng)可編程門陣列)為控制核心，以NAND Flash為存儲(chǔ)單元作為實(shí)施方案，并設(shè)計(jì)了以查找頁(yè)為核心的讀取方案，用戶只需指定通道和時(shí)間區(qū)間即可將目標(biāo)數(shù)據(jù)取出，給數(shù)據(jù)的高效處理及目標(biāo)定位提供下位機(jī)方案。

1 系統(tǒng)原理設(shè)計(jì)

串口數(shù)據(jù)采集存儲(chǔ)系統(tǒng)主要由接口模塊、FPGA數(shù)據(jù)處理模塊、存儲(chǔ)模塊組成，系統(tǒng)總體設(shè)計(jì)如圖1所示。其中接口模塊包括RS232串口與USB接口，RS232串口負(fù)責(zé)邏輯電平的轉(zhuǎn)換與數(shù)據(jù)傳輸，USB接口負(fù)責(zé)上下位機(jī)的通信；FPGA模塊起到數(shù)據(jù)的串并轉(zhuǎn)換、通道地址分配、NAND Flash控制和人機(jī)交互的作用；存儲(chǔ)模塊以NAND Flash為介質(zhì)，按采集對(duì)象的數(shù)據(jù)量選取芯片為鎂光公司的MT29F16G08AB，其結(jié)構(gòu)由4 096個(gè)連續(xù)塊構(gòu)成，每塊分128頁(yè)，單頁(yè)可存儲(chǔ)4 kB數(shù)據(jù)量。

其整體操作流程如下：首先系統(tǒng)安裝并上電，采集存儲(chǔ)系統(tǒng)執(zhí)行初始化和自檢操作；操作完成后，系統(tǒng)處于待記錄狀態(tài)，此時(shí)前端多通道串口總線接收的數(shù)據(jù)由FPGA處理并導(dǎo)入Flash存儲(chǔ)單元；飛行任務(wù)結(jié)束后，上位機(jī)通過(guò)USB將數(shù)據(jù)回讀至計(jì)算機(jī)。

圖1 系統(tǒng)總體設(shè)計(jì)框圖

2 系統(tǒng)關(guān)鍵技術(shù)設(shè)計(jì)

為滿足機(jī)載環(huán)境下串口數(shù)據(jù)的可靠性和靈活性要求，本系統(tǒng)主要從軟件層面展開研究，結(jié)合FPGA并行處理數(shù)據(jù)的優(yōu)勢(shì)，從串口數(shù)據(jù)的采集、傳輸、存儲(chǔ)邏輯和數(shù)據(jù)段的選讀角度進(jìn)行關(guān)鍵技術(shù)設(shè)計(jì)。

2.1 串口數(shù)據(jù)的采集和防擾動(dòng)技術(shù)

在外界環(huán)境擾動(dòng)的影響下，串行總線上的數(shù)據(jù)傳輸可能發(fā)生誤比特情況，通常這種誤比特表現(xiàn)為總線上串入浪涌或毛刺。在串口數(shù)據(jù)的捕獲處理上，雖然可在硬件上采取隔離式接口轉(zhuǎn)換芯片，防范電壓尖峰和接地回路的影響，但保險(xiǎn)起見，也需要在軟件設(shè)計(jì)加入防抖措施，以提高串口的抗干擾能力，降低誤比特率[6]。

如圖2所示，通常串口數(shù)據(jù)捕獲采用滑窗的形式，即在固定波特率條件下，對(duì)總線上流過(guò)的每位數(shù)據(jù)進(jìn)行判斷采樣[7]。若數(shù)據(jù)位寬為TW，則采用高出很多倍的采樣時(shí)鐘采集該位寬中間的極性電平，并將此電平進(jìn)行串并轉(zhuǎn)換解析為易于存儲(chǔ)和傳輸?shù)牟⑿袛?shù)據(jù)。本系統(tǒng)在捕獲單位串口數(shù)據(jù)時(shí)，多次采集并統(tǒng)計(jì)所有采集到的電平樣本的數(shù)量，通過(guò)分析樣本的高低電平分布情況，判斷該數(shù)據(jù)位為高邏輯電平，還是低邏輯電平。

從統(tǒng)計(jì)原理出發(fā)，收集的樣本量越大，結(jié)論推斷的可置信程度越高。同理，在采樣系統(tǒng)中，若提高了接口的采樣率，增加單位時(shí)間內(nèi)接口采樣的樣本數(shù)，通過(guò)樣本數(shù)的概率分布情況就可以很有效地揭示數(shù)據(jù)的真實(shí)性，準(zhǔn)確判斷串口極性電平[8]。

圖2 串口數(shù)據(jù)捕獲處理示意圖

2.2 二級(jí)FIFO緩存技術(shù)

6通道波特率最高為230 400 bps，20 MHz的主控時(shí)鐘下Flash的全速寫入速度為4.07～10.11 MB/s，遠(yuǎn)高于6路RS232串口的數(shù)據(jù)量115 KB/s。但為避免多個(gè)串口主動(dòng)同時(shí)“搶占”Flash接口而導(dǎo)致數(shù)據(jù)丟幀，本文引入2級(jí)緩存結(jié)構(gòu)，將主動(dòng)“搶占”轉(zhuǎn)換為被動(dòng)入棧方式。

在FPGA內(nèi)部有豐富的塊RAM資源和IP核供使用，利用IP核生成FIFO(先入先出的雙端口緩沖器)有助于提高代碼的穩(wěn)定性和效率[9]。二級(jí)FIFO緩存結(jié)構(gòu)如圖3所示，各級(jí)FIFO深度為8k，分配工作如下：各通道第1級(jí)FIFO緩存來(lái)自串并轉(zhuǎn)化后的8位并行數(shù)據(jù)，當(dāng)有第1級(jí)FIFO空間半滿時(shí)，將該FIFO內(nèi)4k數(shù)據(jù)全部取出并寫入第2級(jí)FIFO緩存。在Flash處于可頁(yè)編程狀態(tài)時(shí)，數(shù)據(jù)立即寫入Flash，2級(jí)FIFO清空。由于Flash頁(yè)編程繁忙時(shí)間tPROG為200～600 μs，F(xiàn)IFO的半滿操作可保證在寫入Flash期間不會(huì)有任何一級(jí)FIFO溢出，避免了競(jìng)爭(zhēng)，實(shí)現(xiàn)了Flash寫操作的緩存處理。

圖3 二級(jí)FIFO緩存結(jié)構(gòu)示意圖

2.3 Flash存儲(chǔ)邏輯設(shè)計(jì)

針對(duì)多通道數(shù)據(jù)的讀寫與Flash管理機(jī)制，系統(tǒng)主要從以下三方面展開對(duì)NAND Flash存儲(chǔ)邏輯設(shè)計(jì)。

1) Flash地址指定通道方法。如表1所示，該方法將通道號(hào)與頁(yè)地址建立映射，并將頁(yè)地址指定給通道，即一頁(yè)只存儲(chǔ)一個(gè)通道的數(shù)據(jù)，可以形象的描述為按“頁(yè)格式”進(jìn)行存儲(chǔ)。在寫操作時(shí)，當(dāng)二級(jí)FIFO接收到某通道的4K數(shù)據(jù)時(shí)，F(xiàn)PGA按此格式進(jìn)行頁(yè)地址指定。在讀操作時(shí)，單通道數(shù)據(jù)可根據(jù)該映射關(guān)系從對(duì)應(yīng)空間內(nèi)取出。MT29F16G08AB內(nèi)每塊分128頁(yè)，每8頁(yè)即可完成一個(gè)循環(huán)，單塊構(gòu)成16次循環(huán)，按此方式便將塊內(nèi)地址劃分為6個(gè)空間，各通道數(shù)據(jù)互不影響，相當(dāng)于每個(gè)通道都有一個(gè)獨(dú)立的空間[10]。

表1 頁(yè)查找

2) 數(shù)據(jù)附屬信息記錄。在多路數(shù)據(jù)按對(duì)應(yīng)空間讀寫時(shí)，為保證可靠性和靈活性，分空間內(nèi)的數(shù)據(jù)起始位置、空間大小以及Flash壞塊信息等作為附屬信息也需一并記錄。由于Flash第一塊在出廠時(shí)認(rèn)定合格，故將該塊單獨(dú)設(shè)置為標(biāo)記塊以記錄數(shù)據(jù)附屬信息。當(dāng)?shù)谝粔K因多次擦除成為無(wú)效塊時(shí)，則尋找下一個(gè)好塊設(shè)為標(biāo)記塊。系統(tǒng)中NAND Flash操作流程如圖4所示。

圖4 Flash操作流程框圖

當(dāng)存儲(chǔ)系統(tǒng)進(jìn)入上電準(zhǔn)備狀態(tài)時(shí)，需執(zhí)行必要的復(fù)位和初始化操作，隨后FPGA讀出標(biāo)記塊內(nèi)的附屬信息，F(xiàn)lash進(jìn)入工作狀態(tài)并等待指令。在自檢命令下達(dá)后，執(zhí)行無(wú)效塊檢測(cè)、擦除操作與更新壞塊信息。在讀寫操作時(shí)，數(shù)據(jù)需經(jīng)過(guò)ECC校驗(yàn)處理后方可寫入Flash；讀寫結(jié)束后，各通道附屬信息開始更新。

3) 地址更新控制。由于NAND Flash讀寫操作以頁(yè)為基礎(chǔ)單位、擦除操作以塊為單位，系統(tǒng)針對(duì)不同需求建立了Flash的地址更新控制器，圖5為地址更新控制器結(jié)構(gòu)框圖，主要由頁(yè)地址控制、塊地址控制、和壞塊判斷構(gòu)成。

圖5 地址更新控制器結(jié)構(gòu)框圖

頁(yè)地址控制主要用于數(shù)據(jù)與附屬信息的讀寫，無(wú)論是記錄附屬信息還是讀寫數(shù)據(jù)，初始地址都為上電時(shí)設(shè)置的對(duì)應(yīng)頁(yè)。在讀寫階段，若當(dāng)前頁(yè)操作完畢，則準(zhǔn)備好下一個(gè)對(duì)應(yīng)頁(yè)繼續(xù)執(zhí)行； 塊地址控制用于塊地址更新，在自檢階段需順序檢測(cè)、擦除所有塊；在Flash讀寫階段，若當(dāng)前塊操作完畢后，則順序開辟下一個(gè)好塊以做準(zhǔn)備。壞塊判斷作用于塊地址需要更新的場(chǎng)合，讀寫階段的每一塊都需要與讀出的壞塊表進(jìn)行對(duì)比，直到判斷為好塊方可繼續(xù)執(zhí)行。

2.4 數(shù)據(jù)快速選讀設(shè)計(jì)

為實(shí)現(xiàn)關(guān)鍵數(shù)據(jù)的快速定位與靈活讀取，除按通道順序讀數(shù)外，系統(tǒng)另設(shè)計(jì)了數(shù)據(jù)包尋址法和頁(yè)地址直接尋址法作為數(shù)據(jù)段的快速選讀手段。數(shù)據(jù)的讀取流程如圖6所示，在每次數(shù)據(jù)回讀時(shí)，存儲(chǔ)系統(tǒng)都會(huì)判斷所選讀取方式和通道，再通過(guò)計(jì)算起始頁(yè)地址將對(duì)應(yīng)數(shù)據(jù)段導(dǎo)出。

圖6 數(shù)據(jù)段讀取流程框圖

數(shù)據(jù)快速選讀的核心為根據(jù)回讀參數(shù)計(jì)算關(guān)鍵數(shù)據(jù)的起始頁(yè)地址。如圖7串口數(shù)據(jù)讀取軟件所示，在數(shù)據(jù)包尋址法中，需輸入數(shù)據(jù)包的波特率、容量、頻率和起始時(shí)間參數(shù)，其中波特率、包容量、頻率可計(jì)算出平均寫入速率，結(jié)合輸入的起始時(shí)間便可得出起始地址。在頁(yè)地址直接尋址法中，直接輸入起始地址即可將對(duì)應(yīng)地址的數(shù)據(jù)段讀出。

圖7 串口數(shù)據(jù)讀取軟件

3 實(shí)驗(yàn)測(cè)試和結(jié)果分析

3.1 多通道寫邏輯功能測(cè)試

多通道寫入功能測(cè)試是為驗(yàn)證各通道的數(shù)據(jù)寫機(jī)制是否正常，同時(shí)也是對(duì)系統(tǒng)設(shè)計(jì)原理以及地址指定通道邏輯的綜合考量。在多通道數(shù)據(jù)寫入機(jī)制測(cè)試中，用FPGA分頻得出的相應(yīng)波特率發(fā)送正弦波數(shù)字信號(hào)(16位)、用系統(tǒng)6通道同時(shí)記錄該信號(hào)并順序從第一頁(yè)開始讀出，結(jié)果如圖8所示： 其中CH1～CH4數(shù)據(jù)一致，CH5與CH6波形一致且數(shù)據(jù)量為前4通道的兩倍，符合波特率設(shè)定。在地址指定通道的方式下，各通道各司其職，F(xiàn)lash地址空間分區(qū)正常，數(shù)據(jù)存儲(chǔ)機(jī)制按表1格式正常執(zhí)行。

圖8 寫入機(jī)制測(cè)試結(jié)果曲線

3.2 數(shù)據(jù)完整性測(cè)試

在驗(yàn)證各通道數(shù)據(jù)存儲(chǔ)系統(tǒng)數(shù)據(jù)的完整性實(shí)驗(yàn)過(guò)程中，為清晰檢測(cè)數(shù)據(jù)存儲(chǔ)和傳輸過(guò)程的丟幀現(xiàn)象，用FPGA循環(huán)生成1～255遞增隨后遞減至1的508bytes數(shù)字鋸齒波傳輸給6各通道并寫入Flash，并用USB接口將第1通道數(shù)據(jù)讀出。打開上位機(jī)接收到的數(shù)據(jù)，圖9為某塊前兩頁(yè)的鋸齒波形，圖10為該波形在跨頁(yè)銜接部分的數(shù)據(jù)，可知：在單位頁(yè)的空間內(nèi)，該函數(shù)共產(chǎn)生8個(gè)周期余32byte，地址為與理論計(jì)算結(jié)果一致；且數(shù)據(jù)的跨頁(yè)銜接未發(fā)生溢出或丟失現(xiàn)象，數(shù)據(jù)完整可靠。

圖9 局部鋸齒波形

3.3 整體數(shù)據(jù)檢驗(yàn)測(cè)試

整體數(shù)據(jù)檢驗(yàn)測(cè)試是測(cè)試存儲(chǔ)系統(tǒng)全通道長(zhǎng)時(shí)間工作的整體誤碼率，同時(shí)也是對(duì)采集存儲(chǔ)系統(tǒng)可靠性與穩(wěn)定性的綜合考量。為達(dá)到驗(yàn)證目的，搭建了如圖11所示的測(cè)試平臺(tái)：其中PC端與采集存儲(chǔ)系統(tǒng)的某通道采用串口總線連接，PC端調(diào)試助手以4 096字節(jié)為一組不斷向采集存儲(chǔ)系統(tǒng)發(fā)送隨機(jī)數(shù)據(jù)。采集系統(tǒng)其他通道按該隨機(jī)數(shù)據(jù)自發(fā)送與自接收。數(shù)據(jù)發(fā)送停止后，調(diào)試助手同樣以4 096字節(jié)為一組讀取任一通道存儲(chǔ)單元內(nèi)數(shù)據(jù)，并與預(yù)置隨機(jī)數(shù)據(jù)對(duì)比。

圖10 鋸齒波數(shù)據(jù)完整性分析界面

圖11 測(cè)試實(shí)驗(yàn)平臺(tái)示意圖

為對(duì)照測(cè)試結(jié)果，調(diào)試助手保留了源隨機(jī)數(shù)據(jù)記錄，并與讀出數(shù)據(jù)進(jìn)行對(duì)比分析，圖12為某頁(yè)測(cè)試結(jié)果。可知：采集系統(tǒng)經(jīng)長(zhǎng)時(shí)間工作后，源數(shù)據(jù)與接收數(shù)據(jù)仍保持一致，該通道無(wú)出現(xiàn)誤比特的現(xiàn)象，滿足了預(yù)期要求，達(dá)到多路串口同時(shí)采集及存儲(chǔ)的目的，并驗(yàn)證了存儲(chǔ)模型的正確性。

圖12 整體數(shù)據(jù)檢驗(yàn)測(cè)試界面

4 結(jié)論

本系統(tǒng)以多通道串口系統(tǒng)的新存儲(chǔ)要求展開研究，以FPGA為主控核心設(shè)計(jì)了6通道RS232串口數(shù)據(jù)的采集、緩存及存儲(chǔ)系統(tǒng)。同傳統(tǒng)寫入方法相比，系統(tǒng)通過(guò)地址指定通道的思想將單片F(xiàn)lash空間分區(qū)，實(shí)現(xiàn)了各通道地址上的相互獨(dú)立。最后通過(guò)數(shù)據(jù)寫入機(jī)制測(cè)試、完整性測(cè)試和整體數(shù)據(jù)檢驗(yàn)測(cè)試驗(yàn)證了存儲(chǔ)模型的可行性，測(cè)試結(jié)果表明該系統(tǒng)采集和存儲(chǔ)數(shù)據(jù)的準(zhǔn)確率高，處理多通道大容量數(shù)據(jù)靈活、簡(jiǎn)便。