基于動力學校對的三明治薄膜芯片設計制造*

葉佳佳, 凌新生, 袁志山

(東南大學 機械工程學院 江蘇省微納生物醫療器械設計與制造重點實驗室，江蘇 南京 211189)

0 引 言

第四代基因測序技術通過在納米孔傳感器芯片兩側施加電壓，使得DNA由負極向正極移動，在通過納米孔時形成占位，使得其離子電流發生改變[1]，再由膜片鉗等設備測得電流變化，從而實現分子測序的目的。考慮到DNA分子在溶液中的熱運動，以及納米孔中復雜的流體運動，DNA的過孔過程不是單調或單向的，說明了在不抑制DNA擴散運動下，使用納米孔實現DNA單堿基測序是不可能實現的，這是熱力學第二定律在測序問題上的體現。除此之外，納米孔技術還存在客觀條件的限制：納米孔的厚度[2,3]和現有膜片鉗電流放大器的頻率帶寬的限制。在不降低DNA擴散系數的情況下，現行的納米孔測序技術基本無法實現單分子測序[4]。Ling X S提出的利用納米孔作為動力學校對的機理[5]來測量斷鏈雜交探針，給基于固態納米孔的DNA堿基序列的檢測帶來了新的希望。通過磁鑷來克服熱運動之后在雙層納米孔芯片進行短雜交探針校對實驗，在理論上能滿足單分子測序要求。本文基于動力學校對原理，設計制造出了三明治結構的雙層納米孔芯片，在雙氮化硅納米孔孔厚度滿足DNA測序要求的同時，還增加了較厚的氧化硅層減小電容值，進一步控制噪聲，便于后續的信號分析，且制造工藝簡單、成本低，能實現芯片的大規模生產，為納米孔DNA測序技術能滿足日常使用提供了基礎硬件保障。

1 多層薄膜結構設計

由于不同材料的熱膨脹系數(α)不同，晶格不匹配，生長條件等因素，幾乎所有的薄膜都會存在殘余應力。因此，在設計薄膜材料和厚度時，必須要考慮到應力的影響，以期得到低應力、平整無缺陷的高質量薄膜。在微機電系統(micro-electro-mechanical system,MEMS)薄膜沉積工藝中產生的應力主要分為外應力和內應力兩類。外應力中，由于熱膨脹系數引起的熱應力最為常見，稱為雙金屬效應(bi-metal effect)[6]。薄膜中熱應力的原因及其影響如圖1所示。

圖1 薄膜中的殘余張應力和壓應力

熱應變的計算公式為

εth=(αf-αs)·ΔT

(1)

式中αf為膜的熱膨脹系數，αs為襯底的熱膨脹系數，ΔT為沉積溫度與室溫之差。σf<αs，預計會產生壓應力，如果σf>αs，則會出現張應力。本文沉積溫度為800 ℃，室溫27 ℃。SiN，SiO均為各向同性材料，其力學性能參數如表1所示。

表1 MEMS材料的力學性能

基于以上,設計了在襯底厚度為430 μm的硅基片上沉積總厚度為600 nm的薄膜，共5層，從基體往上分別為Si3N4,SiO2,Si3N4，此3層為結構層，厚度分別為22，20，45 nm，用于測序和校對。在結構層表面沉積犧牲層SiO2，厚度為300 nm，這個厚度能有效地減小電容值，降低測序信號噪聲，提高信噪比。在SiO2表面沉積 150 nm厚度的Si3N4犧牲層，作為后續腐蝕步驟的掩膜。由于兩種材料的熱膨脹系數不同，拉力和壓力交替產生抵消，釋放基體后能減小應力應變，減小彎曲變形。依據前述公式對各層薄膜進行應力計算分析如下：

第1層Si3N4:ε1=-7.73×10-4，σ1=-2.8×102MPa，負號為壓應力，硅襯底表現出微凸形態，如圖1(b)所示。因為襯底的厚度遠遠大于薄膜，因此這里可以看作襯底是水平的，沒有發生形變。

第2層SiO2：ε2=-1.82×10-3，σ2=-1.6×102MPa。

第3層Si3N4:ε3=1.57×10-4，σ3=58 MPa。

第4層SiO2：ε4=-9.43×10-4，σ4=-82 MPa。

第5層Si3N4：ε5=-9.2×10-4，σ5=-3.4×102MPa。

和熱應力相比，對內應力的研究比較缺乏，其在厚度方向產生的應力一般不均勻，會產生應力梯度[7]。對本征內應力產生的機理尚無明確的定論，大體上可用兩種模型即體積變化模型和表面效應模型解釋。內應力一般為張應力，且隨著厚度的增加會進一步減小，可以通過退火消除一部分，但要完全消除需要極高的溫度，這對于生產設備來說是難以承受的。

2 三明治結構薄膜制造工藝

三明治結構Si3N4薄膜制造工藝如圖2所示。

圖2 懸空三明治結構芯片工藝流程

圖2(a)為芯片襯底硅基底，n型硅片，晶向面為(100)；圖2(b)為由低壓化學氣相沉積(low pressure-chemical vapor deposition,LP-CVD)方法制造出Si3N4/SiO2/Si3N4/SiO2/Si3N4結構多層薄膜；圖2(c)利用反應離子刻蝕(reactive ion etching,RIE)轉移掩模圖形，得到基體釋放窗口；圖2(d)為由氫氧化鉀(KOH)、氫氟酸(HF)濕法腐蝕得到懸空三明治結構薄膜。

2.1 五層薄膜沉積

LP-CVD在低壓、高溫的反應環境中加熱襯底上通過氣相成分沉積形成薄膜，氣相成分是由含薄膜成分的氣體構成，低壓有利于提高質量轉移系數，實現均勻沉積；而高溫(一般為400～900 ℃)能保持大容量反應室內良好的真空密封。嚴格控制氣體混合物，反應器壓強和襯底溫度等工藝參數來得到均勻致密，壓力平均的薄膜。

σt=σe+σi=-804+125×3+200×2=-29 MPa

(2)

表2 LP-CVD沉積薄膜工藝參數

按設計的前三層薄膜的結構，結合沉積速率，各層薄膜的沉積時間分別為9 min 氮化硅,26 min 氧化硅,18 min 氧化硅。干涉儀測得擬合厚度為26.5(2.0) nm SiNx,18.1(2.8) nm SiOx,51.0(1.6) nm SiO。硅片爐中取出在潔凈室內放置過夜后進行后兩層薄膜的沉積，沉積時間分別為400 min氧化硅,150 min氮化硅，其余參數不變。沉積完成后同樣用干涉儀或者橢偏儀測得，結果符合實驗設計。

在LP-CVD過程中，由于夾持裝置，使得源氣體無法到達硅片的邊緣部分，這部分的薄膜厚度無法達到實驗要求，因此,在芯片整體版圖的設計時要避開這部分，也避免了釋放過程中邊緣部分破裂而造成整體硅片的毀壞，版圖設計中，一個cell表示一個獨立納米孔傳感器芯片，芯片尺寸為3.5 mm×3.5 mm，可通過釋放預留切片槽來分解芯片。

2.2 釋放窗口制備

為了得到測序實驗所需要的懸空三明治結構懸空薄膜，需要對沉積了5層薄膜的硅片正反面都進行其余結構的釋放工藝得到所設計的結構，所以，在釋放工藝之前要先制備版圖所設計的釋放窗口。

2.2.1 Si釋放窗口制備

涂覆膜厚1.7 μm均勻光刻膠(LCA00A,2 000 r/min)，進行前烘處理(110 ℃，90 s)增加光刻膠與襯底間的粘附性，增強膠的光吸收及抗腐蝕能力。通過紫外曝光(45 s)，掩模圖案和圓片沿X,Y,Z軸對準，對準之后紫外光將對一定區域的光刻膠進行曝光，光刻膠發生光學反應，內部分子產生變化，改變光刻膠在顯影液中的溶解度。在顯影液中水浴3 min，溶解掉光刻膠的感光部分，留下了與掩模一致的圖形，烘箱堅膜(135 ℃，30 min)后完成光刻步驟。打完底膜后，用RIE刻蝕掉光刻暴露出的背側窗口內的全部沉積薄膜，露出Si表面，設計厚度為8 000×0.1 nm，時間為3 min。用膜厚儀在刻蝕過的硅片表面選擇測試點，測得SiN膜的厚度均為0 mm，即薄膜已刻蝕干凈。注意一定要過刻蝕，避免在后續的工序中無法完全釋放Si基體，清洗，去膠后進行正面釋放窗口的制造。

2.2.2 SiO2釋放窗口的制備

使用不同的掩模版重復上述步驟正反對準，光刻工序步驟及工藝參數不變，RIE刻蝕時間為1min，刻蝕厚度2 000×0.1 nm，刻蝕掉正面最頂層窗口中的SiN，露出SiO表面，同樣注意要過刻蝕，因為SiN在HF中的腐蝕速率遠遠不及SiO2，SiN的存在會影響后續SiO2的釋放。RIE之后同樣進行金屬前去膠處理。

2.3 濕法腐蝕釋放工藝

2.3.1 Si基體釋放

(3)

設計所需得到60 μm×60 μm 的懸空三明治結構薄膜，Si基體總厚度為430 μm，因此設計釋放窗口D的尺寸為670 μm×670 μm，要求過刻蝕，保證背面槽內露出Si3N4表面。因為KOH會對正面暴露的SiO2產生刻蝕，因此要對硅片正面涂膠保護，隨后將硅片置于50 ℃水浴溫度的KOH溶液中，通過產生氣泡來判斷基體Si的腐蝕情況，28 h后檢查硅片，測得腐蝕腔深度為319 μm，計算得腐蝕速率為11.2 μm/h。繼續腐蝕，45 h后檢查硅片的釋放窗口透光，代表Si基體完全釋放。清洗、去膠后進行正面加工。

2.3.2 SiO2釋放

在稀釋的HF溶液，進行SiO2濕法同向腐蝕。SiO2在HF腐蝕劑中為各向同性腐蝕，但對于Si3N4和SiO22種硅化物卻有高度的選擇比，SiO2的腐蝕速率遠遠高于Si3N4，在腐蝕液中發生的反應為：SiO2+6HF→H2SiF6+2H2O。其為絡合反應，H2SiF6為可溶物，通過攪拌可離開硅片。在HF緩沖液中還配比一定的氟化銨(NH4F)作為緩沖液，以電離出H+補充隨著反應推進而逐漸減少的H+，保證HF的腐蝕速率。將清洗后的硅片置于HF溶液中，緩慢晃動樣品架，使硅片與HF溶液充分接觸，3 min之后取出芯片用去離子水清洗，腐蝕速率約為2 nm/s。釋放后得到三明治薄膜如圖3所示，得到兩面懸空，直徑為9 μm的薄膜且薄膜完整，沒有出現破裂、擠壓等現象。

圖3 三明治結構薄膜

3 雙層Si3N4納米孔制造

懸空三明治結構薄膜的總厚度理論設計為80 nm，用蔡司氦離子束顯微鏡(ORION NanoFab)測得懸空薄膜的厚度為100 nm左右，在預計的誤差范圍內，如圖4(a)所示。由于透射電子顯微鏡(transmission electron microscopy,TEM)的電子束穿透力較弱，無法在此厚度的薄膜上直接制得直徑小于10 nm的納米孔，因此使用氦離子束(ORION NanoFab)轟擊，在STEM模式下，施加電壓為5 kV，曝光時間為6 s，得到直徑小于5 nm的納米孔，在TEM(JEM—2100F)下得到納米孔照片如圖4(b)。

圖4 三明治結構懸空薄膜厚度和納米孔的TEM照片

4 結束語

本文基于動力學校對的原理設計的三明治結構雙氮化硅納米孔芯片，在三明治結構層的基礎上增加了雙犧牲層提高測序信噪比，并通過應力的計算設計了各層薄膜的厚度，以期得到低應力的均勻薄膜。結合納機電系統(nano-electro-mechanical system,NEMS)技術設計了此芯片的工藝流程，成功制造出了懸空三明治結構薄膜，利用聚焦離子束(focused ion beam,FIB)，HF腐蝕制造了雙納米孔結構，理論上解決的固態納米孔測序中的DNA分子擴散的問題。此外，此工藝簡單，成本低廉，可以實現大批量生產，為未來進一步降低測序成本提供了保障。