基于Cameralink標準的DSP+FPGA數字圖像處理系統設計

摘 要：隨著人類文明的進步和電子科技的快速發展，視頻通信作為人類視野的延伸，應運而生的數字圖像處理技術也就得到了飛速地發展?；诖?，從CameraLink硬件接口出發，詳細介紹CameraLink硬件接口電路模塊、FPGA數據采集和邏輯控制模塊、DSP圖像處理模塊等，并通過相互組合合并的方式重組了圖像處理系統，該系統能夠實現對CameraLink協議輸出信號的快速圖像處理和視頻顯示的功能。

關鍵詞：DSP；FPGA；CameraLink

中圖分類號：G301 文獻標志碼：A 文章編號：1000—8772（2012）13—0152—02

隨著集成電子電路技術的飛速發展，DSP+FPGA的各項功能不斷提升和完善，DSP+FPGA結合的數字圖像處理系統已經能夠進入各大電子領域，其主要體現于編程靈活、算法簡單、嵌入系統方便等多項功能。本文將從整個硬件系統的開發設計出發，構建了基于CameraLink標準的DSP+FPGA圖像數字處理信息系統。

一、總述

隨著計算機、多媒體和數據通信技術的高速發展，數字圖像技術近年來得到了極大的重視和長足的發展，并在科學研究、工業生產、醫療衛生、教育、娛樂、管理和通信等方面得到廣泛的應用。由于圖像處理的數據量大，數據處理相關性高，實時的應用環境決定嚴格的幀、場時間限制，因此實時圖像處理系統必須具有強大的運算能力。各種高性能DSP不僅可以滿足在運算性能方面的需要，而且由于DSP的可編程性，還可以在硬件一級獲得系統設計的極大靈活性。從總體上看，使用DSP和FPGA的結合能夠實現整個系統運算能力加快、邏輯控制能力增強的特點，而且結合CameraLink快速傳遞數字圖像信息，就能夠實現對視頻圖像快速響應、快速分析的方法，因此結合DSP、FPGA、CameraLink的電路特點和圖像分析模塊是很有必要的。

從工作原理分析：由于CameraLink接口的輸出和控制部分都是LVDS（Low—Voltage Differential Signaling低壓差分信號），而FPGA不便于直接對LVDS信號進行處理，因此我們通過一些轉換芯片將LVDS信號轉換成TTL邏輯電平送至FPGA電路模塊。FPGA模塊主要處理內容：接收到邏輯電平之后產生系統的邏輯控制信號；同時也對接收到的每一幀圖像信號進行模塊識別和匹配等操作，提高系統的處理速度。DSP模塊的主要工作內容：對接收到FPGA處理之后的圖像進行圖像識別、分析、跟蹤或者對部分內容反復分析等，其支持整個圖像處理運算的過程。圖像顯示模塊主要工作內容：將FPGA模塊所輸出的信號傳遞到DSP模塊進行處理；獲得處理結果目標信號；并轉換成模擬信號，最終進行圖像疊加輸出視頻圖像信號輸出。

實時圖像處理系統結構如圖1所示。

二、CameraLink標準的接口設計

CameraLink標準是由國家半導體實驗室提出的一種ChannelLink技術標準，該接口具有開放式的接口協議，使得不同廠家既能保持產品的差異性，又能互相兼容。它在傳統LVDS傳輸數據的基礎上又加載了并轉串發送器和串轉并接收器，可在并行組合的單向鏈路、串行鏈路和點對點鏈路上，利用SER/DES（串行化/解串行化）技術以高達4.8Gb/s的速度發送數據。

從實際的電路圖分析，一般而言使用CameraLink接口的視頻圖像設備都預設有4路控制信號，分別是CC1、CC2、CC3和CC4，其所輸出的數字信號一般為LVDS信號。但此信號與本文系統中的數字圖像處理系統的信號不符，因此需要轉換成為TTL控制信號，并由FPGA發送控制命令，完成對相機的控制。

串行通信部分包括2對差分信號，串行通信規定為異步通信模式，通過串行通信可以對相機的各種參數進行設置。選用具有1對差分發送和1對差分接收的DS90LV019芯片就可以完成差分對信號和TTL信號之間的轉換。CameraLink硬件連接框圖如圖2所示。

三、FPGA接口設計

FPGA是系統圖象輸入信號采集、預處理和圖像輸出顯示的邏輯控制核心，主要包括輸入信號采集控制、數據存儲與傳輸控制、圖像的預處理、同步時序產生與控制、圖像顯示控制、EMIF總線接口邏輯等。

本系統的FPGA芯片在模塊中主要起到1553B總線通道的作用，接收總線上送來的數據并根據協議進行處理之后送給處理器。FPGA模塊中開辟了足夠空間的FIFO存儲處理后的數據，當達到一定數量后，主處理器采用中斷的方式讀取FIFO中的數據。在本文的設計中，為了便于觀察實驗結果，將DSP接收到的數據送到串口上進行顯示。同樣地，DSP將要發送的數據送到FPGA開辟的另一個FIFO中，當每個數據編碼結束后通過狀態機程序產生FIFO信號的時鐘讀取下一個數據進行編碼，所以這里的FIFO采用的是異步的工作方式。

四、DSP圖像處理設計

圖像分割、匹配等高層圖像處理算法的特點是所處理的數據量較底層算法少，但算法的控制結構復雜，適于用運算速度快、尋址方式靈活、通信機制強大的DSP芯片來實現。本文主要是基于DSP為核心的圖像處理模塊，其主要實現的是實時圖像處理，該模塊包括DSP期間和SDRAM圖像幀存儲器、Flash程序存儲器等。另外，還要有必要的電源控制、JTAG端口、復位控制、時鐘系統等。本系統選用的是TMS320C6201EVM板，其芯片是TI公司的TMS320C6201，32位定點DSP芯片，最大尋址能力為4GByte。該芯片內部具備VLIW（超長指令字）處理能力和8個相互獨立的功能單元，可工作在200MHZ下的時鐘頻率，峰值處理能力為1600MIPS。具有豐富的指令系統，能夠進行16位乘法預算。

同時，EVM板上提供的片外存儲器包括1組64Kbit×32（256KB）、133MHz的SBSRAM；2組4MB、100MHz的SDRAM；另外還可以通過板上的外部存儲器接口（EMIF）對存儲空間進行擴展，板上還提供了一個McBSP，一個雙口RAM串口，結合HPI、GPIO等可靈活使用的資源。因此可以很好地滿足圖像處理算法復雜、靈活性高的要求。

五、總結

本文面向實時高速圖像的采集和處理，運用模塊化設計思想，采用基于CameraLink標準、DSP+FPGA的高速實時圖像處理系統硬件設計，利用FPGA和幀緩沖存儲器實現了數字圖像數據的高速緩沖，并在高速DSP器件上通過運行復雜靈活的圖像匹配算法實現大數據量數字圖像的處理。整個硬件電路設計結構簡單，性能可靠，軟件控制靈活，成本較低，效果良好穩定，可廣泛應用于各種安全監控、視頻會議記錄等視頻監控領域，具有廣闊的應用前景。

參考文獻：

[1] 彭春萍.一種基于CameraLink接口的圖像采集和處理系統[J].電子設計應用，2009，（3）.

[2] 宋燕星，袁峰，丁振良，曹志文.LVDS技術在高速多通道圖像采集系統中的應用[J].電子技術應用，2006，（10）.

[3] 李天文，趙磊.圖像采集系統的CameraLink標準接口設計[J].單片機與嵌入式系統應用，2009，（8）.

（責任編輯：陳麗敏）