基于PN序列互相關(guān)同步低復(fù)雜度實現(xiàn)方法

付博煒，李明齊

(1.中國科學(xué)院上海高等研究院，上海 201210；2.上?？萍即髮W(xué)信息學(xué)院，上海 201210；3.中國科學(xué)院大學(xué)，北京100049)

1 引言

在無線通信中，信號的同步至關(guān)重要，錯誤的定時同步可能會產(chǎn)生符號間的干擾(ISI)，錯誤的頻率同步會產(chǎn)生載波間的干擾(ICI)，從而降低系統(tǒng)的性能[1]。現(xiàn)有的無線通信系統(tǒng)中常常加入特定的輔助信號用于同步[2]。文獻[3，4]提出了基于自相關(guān)的同步方法，盡管實現(xiàn)簡單，但在低信噪比的情況下，由于自相關(guān)運算受限于噪聲，使得該方法的時頻同步性能較差[10]。文獻[5]使用互相關(guān)同步算法將接收信號與本地序列做互相關(guān)運算，由于本地序列不受噪聲影響，相關(guān)峰值尖銳，抗干擾能力強，在低信噪比條件下，比自相關(guān)同步精度更高[8，9]。但是，相比于自相關(guān)同步，互相關(guān)的計算不依賴歷史結(jié)果，計算復(fù)雜度高，需要大量并行運算，不利于實際工程實現(xiàn)。文獻[6，7]使用時域偽隨機碼(PN code)作為輔助序列，由于PN序列的值只有1和-1，在互相關(guān)實現(xiàn)上，可以將復(fù)雜的復(fù)數(shù)乘法簡化為數(shù)據(jù)選擇(MUX)，降低實現(xiàn)的復(fù)雜度。但在低信噪比工作時需要長訓(xùn)練序列的情況下，大量的加法運算仍會帶來巨大的開銷。

針對在長訓(xùn)練序列情況下基于PN碼互相關(guān)同步方法實現(xiàn)復(fù)雜度仍然較高的問題，本文設(shè)計了一種基于PN碼序列的近似互相關(guān)同步(PNACCS)實現(xiàn)方法。該方法使用近似加法器替換傳統(tǒng)方法中的二元加法器，降低了互相關(guān)同步算法的實現(xiàn)復(fù)雜度，但其時頻同步性能與傳統(tǒng)互相關(guān)幾乎相同。

2 系統(tǒng)模型

使用的前導(dǎo)輔助序列結(jié)構(gòu)與文獻[6]中相似，訓(xùn)練序列為p=[ABAB]，其中A，B為長度為N的時域PN序列。

對于發(fā)送信號p(n)，接收的離散基帶信號為

(1)

其中h(l)代表第l條多徑信道，d是接收信號的時間偏移，τl為第l條徑的延時。ε為歸一化載波頻偏，w(n)為均值為零的加性高斯白噪聲。

接收信號與本地第i(i=1，2，3，4)段訓(xùn)練序列，分別對應(yīng)(ABAB)的互相關(guān)輸出為

(2)

定時同步判決測度為

(3)

根據(jù)判決門限θ，估計的定時同步結(jié)果為

(4)

根據(jù)定時同步結(jié)果，估計的歸一化頻偏為

(5)

接收機的同步算法實現(xiàn)結(jié)構(gòu)如圖1所示，由互相關(guān)、定時同步、頻偏估計3個部分構(gòu)成?；ハ嚓P(guān)器將接收序列與本地序列進行滑動互相關(guān)，將即時的相關(guān)結(jié)果傳遞給定時同步和頻偏估計。定時同步將相關(guān)結(jié)果與門限進行比較，判定信號的起始位置。頻偏估計部分將互相關(guān)結(jié)果運用cordic算法求得偏移角度，得到歸一化頻偏，根據(jù)信號起始位置和歸一化頻偏對接收到的信號進行頻偏補償。

圖1 基于互相關(guān)的同步結(jié)構(gòu)

3 PNACCS方法中互相關(guān)模塊的實現(xiàn)和優(yōu)化

3.1 近似加法器的設(shè)計和實現(xiàn)

對于長度為4N的訓(xùn)練序列，每個采樣時刻需要計算2N點的互相關(guān)結(jié)果并進行存儲。由于訓(xùn)練序列的值只有1和-1，式(2)中的乘法可以轉(zhuǎn)換成邏輯操作。大量的加法器是互相關(guān)實現(xiàn)中的主要開銷。

與傳統(tǒng)互相關(guān)方法相比，改進方法在實現(xiàn)結(jié)構(gòu)中將互相關(guān)運算中部分全精度加法器用復(fù)雜度優(yōu)化的近似加法器進行了代替。

圖2(c)是文獻[11]提出的一種四輸入一輸出的四元近似加法器，相比于圖2(a)中給出的傳統(tǒng)二輸入一輸出的二元加法器，圖2(b)中主流FPGA提供的一種三輸入的三元加法器結(jié)構(gòu)，三種加法器結(jié)構(gòu)在FPGA中都只占用一個ALUT(Altera)/quarter-slice(Xilinx)邏輯資源，但近似加法器以損失部分進位精度為代價，處理的數(shù)據(jù)更多，在加法樹的實現(xiàn)中占用的邏輯資源最少。

圖2 常用加法器和近似加法器的實現(xiàn)結(jié)構(gòu)

圖3為PNACCS采用的基于近似加法器的互相關(guān)結(jié)構(gòu)。由于在同步算法中，互相關(guān)運算的結(jié)果主要用于判斷和估計，能容忍一定的計算誤差，因此，PNACCS方法的互相關(guān)器在三元加法器和四元近似加法器的基礎(chǔ)上，將接收的數(shù)據(jù)分為高位和低位兩部分。數(shù)據(jù)的高位部分的計算全部采用精確的三元加法器，而低位部分的計算可以在第一層使用近似加法器以減少實現(xiàn)的復(fù)雜度，最后將兩部分的計算結(jié)果加上先驗的誤差補償?shù)玫阶罱K的互相關(guān)輸出。

圖3 基于近似加法器的互相關(guān)結(jié)構(gòu)

3.2 近似加法器的誤差補償以及低位位寬對同步性能的影響

在自動增益控制(AGC)的作用下，ADC接收的信號將處于一個穩(wěn)定的范圍，接收數(shù)據(jù)的低位部分將滿足均勻分布，當相關(guān)窗口N足夠大時，根據(jù)中心極限定理，低位部分近似計算的誤差e可以近似為正態(tài)分布e～N(Lμ，Lσ2)，μ，σ與低位位寬P有關(guān)，L=N/4為四輸入近似加法器個數(shù)。根據(jù)近似加法器的結(jié)構(gòu)可得近似誤差的均值和方差參數(shù)為

μ=2P-1-0.5

令誤差補償為Lμ，補償后近似加法器產(chǎn)生的誤差為e～N(0，Lσ2)，在低信噪比的情況下，誤差功率Lσ2遠小于信道噪聲。對同步性能影響較小，合理地選擇低位位寬P可以在同步性能和實現(xiàn)復(fù)雜度間獲得一個折衷。

4 性能分析與仿真結(jié)果

4.1 PNACCS方法的時頻同步性能

為驗證3.2節(jié)中結(jié)論以及PNACCS方法的可行性，合理選擇低位的位寬，本文對位寬P的PNACCS方法的時頻同步性能進行仿真驗證。針對極低信噪比的情況，使用N=4096的相關(guān)長度。ADC接收數(shù)據(jù)位寬為14位，歸一化頻偏ε=0.1。選擇合適判決門限θ使得虛警概率PFA≈10-3。在加性高斯白噪聲(AWGN)信道和ITU-VA多徑信道下進行仿真[13]。仿真次數(shù)為12000次/SNR。

根據(jù)序列結(jié)構(gòu)和多徑信道特性，當定時同步誤差小于4個采樣點時，性能損失較小，可以認為定時同步成功。圖4和圖5比較了不同位寬P的PNACCS方法在AWGN信道和多徑信道下的同步檢測概率PD。從仿真結(jié)果中可以看出，在信噪比較高的情況下，PNACCS方法沒有定時性能的損失，在信噪比較低的情況，同步性能會隨著低位位寬P的增加而下降，但在P<=8時，性能損失小于0.01。

圖4 AWGN信道下定時同步性能

圖5 多徑信道下定時同步性能

圖6和圖7比較了不同位寬P的PNACCS方法在AWGN信道和多徑信道下頻偏估計的性能。從仿真結(jié)果可以看出，該方法的頻偏估計性能隨著位寬P的增加而下降。當位寬P=7時，頻偏估計性能幾乎沒有損失，當P>=9時，頻偏估計性能損失較大。在信噪比較高，估計性能較好的情況下，可以選擇低有效位的位寬P=9以降低實現(xiàn)復(fù)雜度。在信噪比較低，估計性能較差的情況下，選擇低有效位的位寬P=7以降低估計誤差。

圖6 AWGN信道下頻偏估計性能

圖7 多徑信道下頻偏估計性能

4.2 PNACCS方法的實現(xiàn)復(fù)雜度

在Altera FPGA中，圖3所示的三種加法器結(jié)構(gòu)在實現(xiàn)時都占用一個自適應(yīng)查找表(ALUT)的邏輯資源?；ハ嚓P(guān)器中使用的加法器越多，實現(xiàn)就越復(fù)雜。對位寬為W，長度為N的復(fù)數(shù)相關(guān)器，基于二元加法器實現(xiàn)，需要二元加法器的數(shù)量為：

使用三元加法器實現(xiàn)，三元加法器的數(shù)量為

而使用低位位寬為P的部分近似加法樹，需要三元加法器和近似加法器的總數(shù)量約為

從表達式中可以看出，使用三元加法器和部分近似加法樹的方法資源占用要遠少于傳統(tǒng)二元加法器的方法，而且隨著低位位寬P的增加，部分近似加法樹的方法將進一步減少實現(xiàn)的復(fù)雜度。

為驗證上述分析，將量化位寬W=14，長度為N=4096的復(fù)數(shù)相關(guān)器基于以上三種結(jié)構(gòu)的分別在Altera Stratix V 5SGSD8 FPGA上實現(xiàn)，通過Quartus II軟件平臺進行綜合。

實現(xiàn)結(jié)果如表1所示，由于實際實現(xiàn)中一些邏輯控制、位寬擴展以及綜合上的優(yōu)化，實際結(jié)果比理論結(jié)果占用資源略有提升，但與理論分析基本相符。在Altera FPGA中，綜合了自適應(yīng)查找表(ALUT)，全加器以及寄存器的自適應(yīng)邏輯模塊(ALM)是FPGA的基本邏輯資源。相較于比較充裕的片內(nèi)存儲(Memory bits)，ALM的占用是FPGA中制約同步實現(xiàn)的主要因素。相比于傳統(tǒng)二元加法器的互相關(guān)實現(xiàn)，PNACCS方法節(jié)約了近45%的ALM資源。相較于全三元加法器的實現(xiàn)，低位位寬P為7-9的PNACCS方法的ALM占用也減少了3%-6%。

表1 不同加法器結(jié)構(gòu)的互相關(guān)實現(xiàn)在FPGA中的資源占用情況

5 結(jié)語

本文針對傳統(tǒng)互相關(guān)同步方法實現(xiàn)復(fù)雜度高的問題，提出了一種基于近似加法器的互相關(guān)同步改進方法。根據(jù)接收信號的統(tǒng)計特性和近似加法器原理，設(shè)計了一種改進的互相關(guān)結(jié)構(gòu)；并對改進方法的同步性能和實現(xiàn)復(fù)雜度進行了分析。通過matlab平臺對改進方法的時頻同步性能進行了仿真，通過Quartus II和FPGA平臺對改進方法進行了實現(xiàn)驗證。仿真和實現(xiàn)結(jié)果與理論分析相一致：與傳統(tǒng)的互相關(guān)方法相比，改進方法以較小同步性能的損失為代價；大大降低了實現(xiàn)的復(fù)雜度。所提方法有效彌補了傳統(tǒng)互相關(guān)同步實現(xiàn)復(fù)雜度高的缺點，適用于各種需要精確同步的低信噪比無線通信系統(tǒng)，有良好的工程應(yīng)用價值。