基于低壓器件的高效高功率密度串聯諧振DC-DC 變換器

施鴻波，吳新科，郭 清

（浙江大學電氣工程學院，杭州310027）

隨著全球信息化的飛速發展，數據中心的規模 與耗電量與日俱增。 數據顯示2016 年中國數據中心總耗電量為1 100 億kW·h， 占全年總用電量的1.8%[1]。 全球數據中心耗電量占比為2%，到2020 年預計增長到5%[2]。而數據中心的供配電系統損耗占總能耗的10%左右[3-4]。 為提升數據中心的電能使用效率PUE（power usage effectiveness），業界提出了高壓直流母線架構[5-7]，相對于傳統的交流供電架構，具有高效率、高可靠性、高擴展性、低成本、低諧波干擾等優勢[8-9]，是未來的發展趨勢。

從高壓直流母線電壓（380 V）到負載點電壓（12 V）需要一級隔離的降壓DC/DC 變換器模塊。未來的發展趨勢是母線變換器及其負載都集成在主板上，從而實現集成化、模塊化的產品[9-10]。 而目前380 V/12 V 的DC-DC 模塊產品工作頻率多在200 kHz，功率密度低于400 W/in3[11-12]，不符合主板集成所要求的高功率密度需求。而串聯諧振電路能實現全負載范圍的原邊開關管零電壓開通ZVS on（zero-voltage switching on）與小電流關斷，在MHz 下能實現較高的效率與功率密度，滿足主板集成DCDC 模塊的需求[10,13-14]。 在MHz 變換器中，新一代電力電子器件GaN HEMT 在高頻變換器中相對于Si MOSFET 有較大的優勢[10,13-14]，但在商業化的電源模塊中極少見GaN 器件的應用。

本文首先建立SRC 中原邊開關管的損耗模型，在此基礎上進行原邊開關器件的選型；然后，針對低壓器件進行拓撲的設計并提出原邊高壓輸入側串聯的多相SRC 電路；最后，通過樣機實驗進行驗證設計，所提變換器可以實現較高的效率與功率密度。

1 原邊開關管導通損耗數學模型

典型的半橋串聯諧振電路及關鍵工作波形如圖1 所示。 圖1（a）為典型的半橋串聯諧振變換器的拓撲， 工作在諧振點時具有穩定的直流增益，故在高頻下可以看作為直流變壓器DCX（DC transformer）。 其原邊由2 個開關管S1和S2構成半橋，Cotr為其寄生結電容，Lr、Cr分別為諧振電感與諧振電容；副邊采用中心抽頭結構與同步整流。

圖1（b）為其工作的關鍵波形，在死區時間td內勵磁電流iLm完成對原邊開關管結電容的充放電，實現開關管的ZVS on。 當電路工作頻率設定在諧振點時，關于諧振周期Tr、死區時間td和開關周期Ts的關系為

圖1 半橋串聯諧振電路及關鍵工作波形Fig. 1 Half-bridge series resonant circuit and its key working waveforms

原邊開關管的導通損耗可以表示為

式中：Rdson為原邊開關管的導通電阻；Iprms為原邊電流有效值。

圖中，原邊電流ip=iLm+iLr，ip在電路諧振點工作時可以看做是一個正弦波，其表達式為

式中：Ip為正弦波幅值；ω=2π/Tr；θ 為iLp和ip的相位差。

忽略死區時間內的勵磁電流，Iprms與Ip的關系為

由圖1（b）可知，式（3）在t0時刻的初始值為ILm，即

死區時間內電路模態與簡化模型如圖2 所示。圖2（a）是在死區時間td內勵磁電流iLm給原邊結電容充放電的等效電路。 此時變壓器原副邊開關管（S1和S2、SR1和SR2）均關斷，勵磁電感Lm不再 被輸出電壓箝位，勵磁電流可以看作一個恒流源給原邊結電容充放電，其簡化的電路模型如圖2（b）所示。 為了在給定死區時間內實現軟開通，勵磁電流ILm的計算公式為

式中，V1為輸入電壓。

在變換器進入穩態后，變壓器原邊傳遞向副邊的功率應當等于輸出功率，即

式中：nT為變壓器變比；Vo和Io分別為輸出電壓和輸出電流。

由式（4）—式（7）可以得到Iprms的表達式為

將式（8）代入式（2），得到原邊開關管導通損耗的表達式為

圖2 死區時間內電路模態與簡化模型Fig. 2 Circuit mode in dead time and the corresponding simplified model

2 電路器件選型與拓撲設計

在建立原邊開關管的損耗模型后，根據模型可以進行原邊器件的選型。 電路輸入電壓為380 V，考慮器件應力與一定裕量，考慮600 V 的Si MOSFET 作為原邊器件。 在計算導通損耗時， 考慮MOSFET 結溫為100 ℃下的導通電阻， 根據式（9）可以計算出，在380 V/12 V/150 A 規格下，600 V C7 MOSFET 系列[15]中導通損耗最小的器件為IPB60-R040C7，導通損耗為15.4 W，損耗占電路總功率比例約為0.9%，損耗較大。 若考慮以2 個250 V 器件串聯代替高壓器件作為原邊器件時， 可選出250 V的Si MOSFET 系列中最小導通損耗的器件為IPB200N25N3G，導通損耗為10.0 W。 同理，計算不同數量的n 個低耐壓器件串聯代替高壓器件的最小導通損耗，如圖3 所示。

圖3 導通損耗隨器件串聯數量與耐壓的變化Fig. 3 Changes in PCon with the number of seriesconnected devices and withstand voltage

由圖3 可得，隨著器件耐壓的降低，導通損耗逐漸減小，而所需器件串聯的數量逐漸增大。 當器件耐壓小于60 V 以后， 其導通損耗降低已經不明顯。 考慮到導通損耗與器件數量的變化趨勢，選擇60 V 的器件作為原邊開關器件， 此時器件串聯數量為8，如圖4 所示，所選器件型號為BSZ040N06 LS5。 然而器件的直接串聯在實際工作中會遇到開關動作時器件間動態均壓的問題，因此將器件的直接串聯變成拓撲的串并聯，如圖5 所示，更具有可行性。

圖4 低壓器件直接串聯Fig. 4 Series connection of low-voltage devices

圖5 拓撲原邊輸入側串聯副邊輸出側并聯Fig. 5 Input-series output-parallel topology

圖5 所示的電路是由4 個具有相同電路結構的串聯諧振電路單元在原邊高壓輸入側串聯， 副邊低壓輸出側并聯構成的ISOP 結構，實線框內為其中一個電路單元。由于電路原邊為串聯，則每個電路單元的輸入電壓為Vin/4。每個電路單元都有4 個60 V 器件構成的2 個半橋，通過矩陣變壓器集成在一個UI型磁芯上。采用變壓器漏感作為諧振電感，Cr為諧振電容，2 個半橋構成的SRC 子單元在原邊串聯，副邊整流輸出側并聯構成一個電路單元。

由于副邊輸出側為低壓大電流，因此采用中心抽頭與同步整流技術減小副邊大電流下的導通損耗。 在大電流輸出下，須考慮同步整流器SR（synchronous rectification）由于溫升導致的導通電阻增大。 此外開關管與PCB 之間的焊接點電阻通常為0.5～1.0 mΩ，與SR 的導通電阻在同一個數量級，因此焊點電阻不可忽略。首先建立副邊整流電路的損耗模型，若選取的同步整流管在100 ℃下導通電阻為Rdson， 整流管的漏極與源極的焊點電阻等效為Rpad，則整體的等效導通電阻Rsr=Rdson+Rpad。 此時考慮多個SR 器件并聯，則導通損耗為

式中：Is_rms為流過SR 的電流有效值；n 為并聯的SR數量。

考慮SR 的驅動損耗，可得SR 的總損耗為

副邊輸出電壓為12 V， 則整流管電壓應力為24 V，考慮裕量選取30 V 與40 V 的器件，進行橫向對比。 由于電路的4 個單元在拓撲上完全一致，處理的功率相等， 在計算時只考慮一個電路單元的整流電路。 計算時考慮整流管結溫為100 ℃時的導通電阻，焊盤電阻取1 mΩ，驅動電壓為5 V。 一些可選器件的總損耗隨并聯數目的變化如圖6 所示。

圖6 同步整流電路總損耗與SR 并聯數目的關系Fig. 6 Relationship between the total loss of synchronous rectifier circuit and the parallel number of synchronous rectifiers

從圖6 中可以發現，SR 總損耗先隨著并聯數目n 增大而快速下降，在SR 并聯數較大時，總損耗反而增大。 n 較小時導通損耗占SR 損耗的主要部分，SR 的并聯減小了總的導通損耗，因而總損耗隨導通損耗下降而快速下降；當并聯數增大后，驅動損耗占的比重增加，而導通損耗比重減小，因此隨著并聯數n 增大，總損耗反而上升。 從圖6 中可以看到，在n>2 以后，總損耗幾乎沒有變化或快速增大，因此本文設計中取n=2。 此時可取副邊整流SR型號為BSZ0501NSI。

3 實驗驗證

根據本文提出的損耗模型與設計思路，設計并實現了一臺樣機，其中一個電路單元的參數如表1所示，樣機的正背兩面如圖7 所示。 變換器的工作頻率為1 MHz，死區時間td為80 ns，原邊器件為60 V的MOSFET。 電路一共由4 個串聯諧振電路單元構成，每個單元具有相同的電路結構，由輸入電容、原邊開關管、諧振電容、變壓器與副邊整流電路構成。四相電路單元之間的高壓輸入側為串聯，其低壓輸出側為并聯。采用UI 磁芯構成的矩陣變壓器，副邊采用中心抽頭結構與同步整流技術，減小大電流輸出時的導通損耗。

表1 樣機參數Tab. 1 Prototype parameters

圖7 樣機圖的正背面Fig. 7 Top and bottom photos of the prototype

圖8 是電路工作的關鍵波形， 圖中，Vgs_S2為原邊開關管S2的驅動信號，Vds_S2為對應開關管漏源極兩端電壓，ILr為諧振腔電流。由圖8 可得，原邊開關管在全負載范圍內實現了零電壓開通。在電路啟動與負載跳變中各相電路之間的動態均壓測試如圖9 所示，各相輸入電容上的電壓在各種工況下都能維持均壓。 由于變壓器采用了平面變壓器，使得各相之間的參數差異較小，在同頻率工作時各相諧振參數基本一致，在電路啟動、穩態與負載跳變等工況下均能維持各相間的均壓與均流。

基于副邊的并聯輸出結構，電路單元間采取交錯并聯控制策略時能有效減小輸出電流的紋波與電壓紋波，減少所需的輸出濾波電容量。 為了實現各相輸出電流之間相互的交錯并聯，則各相驅動時序應逐相差Ts/8。 比較四相交錯并聯時與不交錯時的輸出電容上的電壓紋波，如圖10 所示，同輸出電流下交錯并聯時能有效減小輸出紋波。

計算所得與實驗測得的輸出電壓紋波隨負載變化的趨勢如圖11 所示， 可見交錯并聯能有效減小輸出電流的紋波與電壓紋波。 圖11 中的無交錯并聯實驗中測得電壓紋波大于計算得到的電壓紋波，這是由于輸出電容本身等效串聯電阻與寄生電感影響了電容的濾波效果。 而在交錯并聯實驗中，除了輸出電容本身等效串聯電阻與寄生電感外，各相輸出之間的PCB 線路阻抗也會影響交錯并聯的效果，因此其實驗測得的紋波也大于計算值。

圖8 電路關鍵波形Fig. 8 Key waveforms of circuit

圖9 各相啟動與負載跳變時均壓Fig. 9 Voltage sharing at startup and load transition

圖10 60 A 輸出時電壓紋波對比Fig. 10 Comparison of voltage ripple at output of 60 A

圖11 輸出濾波電容上的電壓紋波Fig. 11 Voltage ripple of output filter capacitor

樣機所測的效率曲線如圖12 所示（不包括驅動損耗），樣機峰值效率在50 A 處，可達98.3%，滿載效率為97%。 滿載下功率密度可達810 W/in3。

圖12 實驗測得效率曲線Fig. 12 Efficiency curve measured in the experiment

4 結語

高效率與高功率密度的高頻變換器越來越受業界關注， 而傳統的高壓Si 器件在高頻DC-DC 變換器中效率表現較低頻大幅下降，因此本文選擇以低壓Si MOSFET 作為高頻變換器原邊器件， 并結合拓撲設計了原邊高壓輸入側串聯的ISOP 串聯諧振變換器。設計了一臺規格為380 V/12 V/150 A 的四相ISOP SRC DCX，并實現了98.3%的峰值效率、97.3%的輕載（10%載）與97%的滿載效率，功率密度達810 W/in3， 均高于目前基于高壓Si 器件的商業化模塊。