基于模擬預失真的2.4 GHz CMOS功率放大器設計*

徐 樂, 陶 李, 劉 宏, 田 彤

(1.中國科學院 上海微系統與信息技術研究所，上海 200050； 2.中國科學院大學，北京 100049)

0 引 言

為了滿足低成本、小尺寸的無線通信收發機的要求，互補金屬氧化物半導體(complementary metal-oxide-semi-conductor,CMOS)功率放大器(power amplifier，PA)作為無線通信收發機中的關鍵模塊已經廣泛研究。然而在非恒包絡調制信號的通信系統中，要求功率放大器有好的線性度和高效率，在實際的CMOS功率放大器設計時，線性度和效率往往是矛盾的[1，2]。目前提高CMOS PA線性度的技術有多柵晶體管、自適應偏置控制、電容補償技術和預失真技術以及包絡跟蹤等[3～6]。同時對于功率放大器輸入輸出匹配網絡，傳統的匹配電路大多數采用片外變壓器匹配或者采用片上電感電容(LC)無源諧振網絡[7]。對于CMOS工藝而言，片外變壓器匹配不利于單片集成CMOS PA，片上LC網絡由于片上電感器的面積較大，襯底損耗大以及品質因子較低，因此采用片上電感匹配，不利于降低芯片面積和提升功放的效率和線性度等性能。

本文提出一種將驅動級作為預失真器的模擬預失真方法來提高功率放大器的線性度，同時利用片上變壓器實現阻抗匹配功能，設計一種高線性度、高增益和高集成度CMOS功率放大器芯片。

1 兩級功率放大器電路設計

1.1 功率放大器整體電路結構

本文所設計的功率放大器整體結構框圖如圖1所示，包括偏置電路，輸入、輸出匹配網絡，級間匹配網絡和功率單元PA1，PA2。功率放大模塊采用兩級全差分共源共柵結構用于達到高增益的要求。圖1 所示的功率放大器工作在2.4 GHz，通過合理設置偏置電壓，分配驅動級PA1和功率級PA2的增益和-1 dB輸出壓縮點功率(P0(1 dB))來達到整體結構的高線性度和高增益的性能。

圖1 功率放大器整體框圖

1.2 模擬預失真消除MOS管非線性

對于工作在大信號條件下的功率放大器，MOS管的跨導gm的非線性是功率放大器幅度非線性的主要來源[4]。在考慮到功率放大器的線性度主要由2次和3次諧波決定，因此，忽略高次諧波項和交調項后，跨導的泰勒級數展開式為

(1)

交流電流ids為

(2)

考慮輸入信號為頻率相近的兩個等幅信號，則Vgs(t)=A(cosω1t+cosω2t)代入式(2)中，得到ids三階部分展開式為

3cos(ω1t+2ω2t)+3cos(2ω1t-ω2t)+

3cos(2ω2t-ω1t)]

(3)

產生的三階互調分量2ω1-ω2，2ω2-ω1的幅度為3gm3A3/4，這兩個三階互調分量與信號頻率靠近，難以用濾波器濾除，其非線性產物會干擾到信號，造成交調失真。功率放大器的三階非線性產物主要受三階跨導系數gm3的影響。

采用65 nm CMOS工藝，N通道MOS(NMOS)管尺寸W/L=960 μm/0.06 μm，柵極電壓掃描0～1.2 V，仿真得到如圖2，表示了gm的非線性系數隨不同的柵極偏置電壓Vgs變化。由圖2可以看出，gm3在接近MOS管的閾值電壓附近時通過零點，一般為了抑制gm3對線性度的影響，可以將偏置電壓設置在gm3的零點，從而提高功率放大器的線性度[8]。

圖2 跨導非線性系數隨柵極電壓變化曲線

文獻[9，10]提出了模擬預失真技術來提高功放的線性度并優化線性，但設計時一般需要增加調節電路來使預失真器和功率放大器匹配，結構比較復雜。

本文通過對模擬預失真的文獻調研總結，基于模擬預失真的原理，提出了一種將驅動級作為預失真器的模擬預失真方案來優化功放的線性度，不需要額外增加調節電路，節省面積，降低設計難度。本文的模擬預失真電路工作原理如圖3，通過將驅動級既作為驅動電路，也作為預失真器，通過產生和功率級幅度一致，相位相反的諧波，用來補償功率級的非線性，以提高PA的線性度。

圖3 基于驅動級的模擬預失真原理

在雙音測試的輸出頻譜，圖3中兩邊的頻譜分量分別代表驅動級和功率級產生的三階交調分量，相位相差180°，幅度相同。具體電路偏置情況如圖2所示通過將驅動級和功率級設置在不同的柵極偏置下，驅動級三階跨導系數gm3-drive系數小于0，功率級三階跨導系數gm3-power大于0。由式(4)可得，對于驅動級和功率級產生的三階互調分量IM3drive和IM3power為

IM3drive(t)=K1(cos(2ω2-ω1)t+φ1)

(4)

(5)

IM3power(t)=K2(cos(2ω2-ω1)t+φ2)

(6)

(7)

式中A1，A2為驅動級和功率級輸入信號幅度，φ1,φ2為IM3drive和IM3power相位，K1，K2為IM3drive和IM3power幅度。驅動級產生的互調信號通過功率級時被放大α，IMD3drive為

(8)

1.3 功率放大器的主體電路結構

功率放大器整體電路結構如圖4所示，驅動級采用全差分的共源共柵結構來實現高增益，提高輸入輸出的隔離度，為下一級提供大的電壓輸出擺幅，驅動級NMOS管采用薄柵氧化層的晶體管提供大的跨導和小的寄生電容；功率級采用全差分共源共柵結構，功率級共柵管M7-M8采用厚柵氧化層的 NMOS 管，來提供更高的電壓擺幅，更大的輸出功率和穩定性。NMOS管采用深N阱工藝，不僅可以增加不同晶體管之間的隔離度，還可以用來提高 PA 的線性度。對于共柵管的偏置電路，采用自適應偏置結構，柵極電壓隨漏極電壓變化，保證柵漏電壓在一個合適的范圍內，同時和自偏置結構相比又可以靈活地設計共柵管的直流偏置電壓，以滿足所需要的增益要求。為了增加系統的穩定性，阻容器(resistor-capacitor,RC)串聯網絡從功率級共柵管的漏極負反饋到共源管的柵極，同時在實際設計時需要優化RC的取值，使得功率放大器得到合適的輸入和輸出阻抗值；輸入、輸出端匹配電路采用片上變壓器T1和T2實現阻抗匹配，實現單端信號和差分信號的轉換，有效實現功率的分配和合成，減少了片上電感的使用，從而減小芯片的面積，降低了版圖設計難度；CT為調諧電容器，使得變壓器在工作點諧振，提高變壓器的性能；級間匹配電路完成驅動級和功率級之間的阻抗匹配。

圖4 功率放大器的整體電路結構

1.4 片上變壓器設計

對于功放的輸入輸出匹配網絡，本文采用片上變壓器耦合進行設計，采用變壓器進行阻抗變換，相比于LC網絡進行阻抗變換，一方面變壓器作為一種無源器件，不僅可以實現阻抗匹配，且有隔直流、通交流、單端和差分信號之間轉換的作用，對于全差分結構，采用變壓器進行匹配，可以有效進行功率的合成和分配；另一方面對于CMOS工藝，片上電感的面積較大且品質因子Q較低，片上電感不僅會增加了芯片的成本，還會降低功放的效率。在圖4中，對于輸入輸出端匹配電路采用片上變壓器T1，T2實現，同時通過在變壓器的兩端并聯調諧電容CT，使功放在所需要的頻率上進行諧振，同時也提高片上變壓器的性能。

片上變壓器設計采用65 nm CMOS工藝實現，采用電磁仿真軟件對變壓器進行電磁仿真，將仿真結果生成相應的電磁模型，與功率單元PA1和PA2進行聯合設計仿真。設計的輸入輸出片上變壓器版圖結構如圖5中所示，輸入輸出變壓器參數主次線圈的等效電感Lp，Ls以及線圈比n分別依次為1.54 nH,1.32 nH，2∶2，以及1.47 nH,1.25 nH,2∶2。主次線圈的等效電感計算為

Lp=imag(Z11)/(2πf)

(9)

Ls=imag(Z22)/(2πf)

(10)

圖5 輸入輸出片上變壓器的版圖

2 整體版圖及仿真結果

基于65 nm CMOS工藝進行功放的版圖設計，如圖6所示，芯片面積為1.08 mm×1.37 mm?？紤]整體電路是差分結構，因此,在版圖布局時需要充分考慮對稱性和匹配。

圖6 整體功率放大器版圖

提取整個電路的版圖寄生參數，利用Spectre RF對整個功率放大器結構進行后仿真驗證。功率放大器的小信號S參數如圖7所示，在2.4 GHz頻段處，S21=27.2 dB，S11=-13.2 dB，S參數滿足系統設計要求。

圖7 功放小信號S參數隨頻率的變化曲線

功率放大器的功率增益G，輸出功率POUT，附加效率PAE隨輸入功率PIN的變化曲線仿真結果如圖8所示，功率放大器的-1 dB輸出功率P0(1 dB)為22.9 dBm，功率附加效率PAE為23.5 %。

圖8 輸出功率、功率增益和附加效率曲線

采用偏置電壓在gm3零點附近的三階交調失真IMD3曲線和本文采用的預失真方案的IMD3曲線隨輸入功率變化曲線如圖9中所示，在輸入功率PIN為-10～-8 dBm，本文提出的預失真方案的IMD3減小了5～10 dBc，優化了功放的線性度，具有高線性度、高集成度和高增益的特性，滿足設計要求。

圖9 文中預失真與gm3=0的三階交調失真曲線

本文所設計的2.4 GHz高線性度，高增益和高集成度的兩級全差分級功率放大器的仿真結果與近年來一些主流2.4 GHz功率放大器性能比較如表1所示。

表1 功率放大器設計性能比較

3 結 論

本文基于65 nm CMOS工藝設計了一種2.4 GHz的功率放大器。采用將驅動級作為預失真器的模擬預失真技術來提高功率放大器的線性度，采用片上變壓器實現阻抗匹配，有效地進行功率合成與分配，減小了整體芯片的面積，降低了版圖設計難度，實現了高增益、高線性度和高集成度的CMOS功率放大器設計。在2.4 GHz的工作頻點上，該功率放大器可以達到-1 dB輸出功率為22.9 dBm，功率附加效率為23.5 %，小信號增益為27.2 dB，三階交調失真IMD3為-35.6 dBc，相比于偏置電壓設置在gm3通過零點處，在一定的輸出功率范圍內，三階交調失真IMD3減小了5～10 dBc。