GaN 襯底上Hf0.5Zr0.5O2薄膜的阻變性能與機理研究

(電子科技大學電子薄膜與集成器件國家重點實驗室,四川成都 611731)

阻變存儲器[1-2](Resistive Random Access Memory,RRAM)是利用材料的阻變特性進行數據存儲的一種非易失性存儲器。在外加電場的作用下,阻變材料的電阻值可以在不同的阻值狀態下穩定翻轉,這種現象就是阻變。RRAM由于具有能耗低、存儲密度高、操作速度快、抗疲勞特性好等優點,具有廣泛應用前景,被認為是最有可能取代Flash器件的新型非易失性存儲器。早期的阻變研究中,二元氧化物由于在開關比、操作速度、疲勞特性等方面有明顯的優勢,受到研究者的廣泛關注。特別是HfOx由于有低至ns的操作速度和超高循環寫入次數[3],被認為是未來RRAM器件中最有前景的應用材料。

隨著研究的進一步深入,一些鐵電相關的阻變器件也逐漸成為研究的熱點。近年來在[4]、PZT[5]、BiFeO3[6]、BiTeO3[7]等傳統鐵電材料中均觀察到了阻變現象。鐵電相關阻變主要有鐵電隧道結、基于鐵電薄膜的鐵電FET、鐵電薄膜相關阻變器件等不同類型。

傳統過渡金屬氧化物阻變存儲器中,阻變機理通常可以用存儲介質中氧化還原反應形成的導電細絲的導通與斷開來解釋。在阻值發生翻轉的過程中,電流(阻值)通常會存在一個明顯的突變。與此不同的是,在鐵電極化調制的阻變器件中,阻變行為的發生通常與鐵電極化有關,是基于鐵電材料的本征極化特性來實現的,其電流表現為一個逐漸變化的過程,該過程通常可以用鐵電極化對界面勢壘的調制來解釋。因此相比其他類型阻變器件,鐵電阻變器件操作速度快,抗疲勞特性、數據保持特性好。

目前對鐵電阻變材料的研究主要集中在鐵電隧道結[8]。由于鐵電材料與半導體材料的晶格不匹配,傳統鐵電薄膜材料在半導體材料上的生長難度很大,薄膜質量難以保障,器件的數據保持性難以提高。若想得到性能良好的鐵電阻變器件,需要采用結構簡單、制備容易的鐵電薄膜。研究者發現,通過對HfO2材料的摻雜,可以實現鐵電性。這些在Si-HfO2、Al-HfO2、HfO2-ZrO2等材料中都得到了驗證[9-11],這類材料在Si基上生長工藝簡單,容易獲得良好的鐵電-半導體界面。本文選取HfOx和ZrOx的固溶體[12-13]Hf0.5Zr0.5O2(HZO),采用脈沖激光沉積法(PLD)在n-GaN襯底上生長HZO薄膜,結合鐵電極化和電流電壓曲線對集成結構的阻變特性進行了研究;通過對其電流電壓曲線的擬合,對該集成結構的鐵電極化阻變機理進行分析。

1 實驗

采用脈沖激光沉積技術在n-GaN襯底上沉積了HZO薄膜,襯底溫度為550℃,氧分壓20 Pa。所用激光源為德國Lambda Physik公司生產的Complex 201型KrF準分子激光器(λ=248 nm),激光能量為120 mJ,脈沖激光頻率為2 Hz。為了便于電學性能的測試,利用電子束蒸發工藝,在n-GaN襯底和HZO薄膜上分別制備了Ti/Al/Ti/Au歐姆電極和 Ni/Au點狀上電極,面積約為2.5×10-4cm2。采用原子力顯微鏡(AFM)對HZO薄膜表面形貌進行了表征。使用美國Radiant Technologies公司生產的RT2000標準鐵電測試儀對薄膜的鐵電性能進行測試,采用Agilent 4156C型精密半導體分析儀測試薄膜的電流-電壓(I-V)特性曲線。

2 結果與分析

HZO阻變存儲器結構示意如圖1(a)所示,其結構包括n-GaN襯底、Ti/Al/Ti/Au層構成的歐姆電極、HZO薄膜層、Ni/Au層構成的上電極。圖1(b)為HZO薄膜的AFM表面形貌測試圖,從圖中可以看出晶粒大小一致,均勻飽滿,表面平整度高,薄膜結構致密。實現了HZO薄膜的高質量生長。

圖1 (a)HZO阻變存儲器示意圖;(b)HZO薄膜AFM圖Fig.1 (a)Stacking configuration of the HZO film;(b)AFM images of HZO film

圖2 (a)為HZO薄膜在不同操作電壓下的電滯回線。從圖中可以看出,隨著操作電壓的升高,HZO薄膜剩余極化強度(Pr)逐漸增大。在操作電壓為5 V時,HZO薄膜的剩余極化強度約為3×10-6C/cm2,在9 V時約為7×10-6C/cm2。表明該集成結構具有良好的鐵電極化特性。

集成結構在外加電場條件下的電流電壓特性曲線如圖2(b)所示。測試過程中樣品下電極接地,對樣品上電極施加Double模式直流掃描,即電壓由0 V開始,掃描過程至5 V時再反向掃描至0 V。當外加正向電壓從0 V逐漸增大,薄膜電流增大,電阻減小,HZO薄膜從高阻態變為低阻態,此過程為set過程;在從5 V到0 V掃描過程中,器件依然保持在低阻態。在低阻態時對薄膜樣品施加負偏掃描電壓,電壓逐漸升高,樣品從低阻態又變為高阻態,此過程為reset過程;在隨后的-5 V到0 V的過程中,電流相對較低,器件保持為高阻態。通過施加不同極性外加電壓,器件的阻值狀態可以在高低阻態間穩定翻轉,而在同極性電壓的作用下,器件阻態保持不變,表現出明顯的非易失性雙極性阻變特性。從圖2(b)中可以看出,HZO阻變薄膜不需要forming過程即可完成阻態的轉變。由于阻變器件的forming過程往往需要較高的電壓來實現,使器件存在硬擊穿的風險,因此forming-free的鐵電阻變器件通常表現出更良好的可靠性。

圖2 (a)HZO薄膜在不同電壓下的電滯回線;(b)操作電壓為5 V時的I-V曲線圖Fig.2 (a)P-E hysteresis loops at different operation voltages;(b)I-V hysteresis curves of HZO film with operation voltage of 5 V

為了進一步探索鐵電阻變器件的應用前景,對其抗疲勞特性和數據保持特性進行了測試。抗疲勞特性是指器件在連續重復擦寫操作后開關比仍保持穩定的特征。測試過程中分別對器件進行set和reset操作,隨后再用0.5 V脈沖電壓對薄膜阻值狀態進行檢測。圖3(a)為抗疲勞測試過程中的脈沖時序。圖3(b)為薄膜的抗疲勞特性的測試結果。從圖3(b)中可以看出,樣品的低阻態阻值在107Ω左右波動,波動范圍較小;高阻態阻值在1011Ω左右波動,阻值分布很穩定。高低阻態間有明顯的隔離,開關比超過了104,80次翻轉后窗口保持同一個數量級,器件仍保持穩定。數據保持特性也是非易失性存儲器件的一個重要參數,是指在斷電狀態下器件保存數據不丟失的持續時間。圖3(c)為薄膜數據保持特性的測試結果。測試時同樣先對薄膜分別進行set和reset操作,再用0.5 V脈沖電壓讀取樣品電流值隨時間的變化關系。從圖3(c)可以看出,對于HZO薄膜樣品,在105s內,其高低阻態的電流隨時間基本沒有變化,即高低阻態的阻值隨時間基本沒有變化,為阻變器件數據的穩定保存提供了保障。

圖3 HZO薄膜的(a)抗疲勞測試示意圖;(b)抗疲勞特性;(c)數據保持特性Fig.3 (a)Schematic diagram of endurance test;(b)Endurance cycles of the HZO film;(c)Retention times of the structure

從圖2可知,HZO薄膜樣品阻值狀態是一個逐漸變化的過程,可以推測出其導電機制并非導電細絲型,而可能為界面調控阻變機制,由界面肖特基勢壘高度的變化調控阻值的變化。為了進一步闡明其導電機制,對薄膜樣品的I-V曲線進行肖特基方程擬合。式(1)為肖特基發射模型中電流密度隨外加電場的變化關系[14]。

式中:A?為理查遜常數;T為溫度;φ為勢壘高度;k為波爾茲曼常數;εi為材料的介電常數;E為電壓值。從上式可知肖特基方程中lnJ與E1/2保持著線性關系。對HZO薄膜樣品高阻態時的I-V曲線圖進行肖特基擬合,其lnI∝E1/2關系曲線如圖4所示。從圖中可以看出,HZO薄膜的lnI與E1/2基本上滿足線性關系,由此可知,HZO薄膜的導電機制滿足肖特基發射機制。

圖4 HZO薄膜的lnI-E1/2曲線示意圖Fig.4 Schematic diagram of lnI-E1/2curve of HZO film

在HZO-GaN異質集成結構中,高低阻態的變化由鐵電薄膜-半導體層界面處的極化耦合效應決定。外加電壓調控集成結構的極化方向及強度,鐵電層與半導體層間的耦合效應決定該界面處載流子的耗盡或積累,使集成結構產生不同的電流狀態,從而使集成結構在高阻態與低阻態之間轉換。

通過對薄膜I-V曲線的肖特基擬合計算,得到四種不同電阻狀態下的集成結構界面肖特基勢壘,并基于此,構建了界面肖特基勢壘的示意圖,如圖5所示。由此可知,鐵電極化調控集成結構界面處載流子的濃度,即為調控界面處的肖特基勢壘高度。正偏電壓范圍內,鐵電極化為負向極化時,能帶向上彎曲,勢壘變高;正向極化時,能帶向下彎曲,勢壘變低。

圖5 HZO薄膜I-V曲線中的勢壘示意圖Fig.5 Four different Schottky barriers in I-V curves of HZO film

3 結論

本文采用PLD技術在n-GaN襯底上制備了HZO/n-GaN異質結構。通過P-E電滯回線的測試證實該結構具有良好的鐵電極化特性,薄膜在不同極性外加電壓的作用下,表現出明顯的雙極性阻變特性。該薄膜的電阻開關特性良好,開關比可達4個數量級。此外,該異質結構還表現出良好的抗疲勞特性和保持時間特性,使其作為RRAM器件有著良好的應用前景。將HZO薄膜的I-V曲線進行擬合,該曲線符合肖特基發射模型,說明該薄膜的導電機制為肖特基勢壘發射機制,該薄膜的阻變行為是由鐵電極化調控薄膜界面處勢壘高度的變化而導致的。