基于FPGA的綜合設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目的開發(fā)

王彩鳳

摘要：基于FPGA的綜合設(shè)計(jì)性實(shí)驗(yàn)對(duì)培養(yǎng)EDA創(chuàng)新開發(fā)人才具有十分重要的現(xiàn)實(shí)意義。以正弦信號(hào)發(fā)生器的設(shè)計(jì)為例，介紹了學(xué)生綜合運(yùn)用所學(xué)知識(shí)完成整體系統(tǒng)設(shè)計(jì)的過程，體現(xiàn)了學(xué)生創(chuàng)新實(shí)踐能力的培養(yǎng)和綜合素質(zhì)的提高，說明了開發(fā)綜合設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目、培養(yǎng)創(chuàng)新人才的必要性。

關(guān)鍵詞：FPGA；綜合設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目；創(chuàng)新實(shí)踐

中圖分類號(hào)：G642.0 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2018）12-0271-02

現(xiàn)階段，各大高校基于FPGA技術(shù)的實(shí)驗(yàn)教學(xué)項(xiàng)目一般有三種實(shí)驗(yàn)類型：驗(yàn)證性實(shí)驗(yàn)項(xiàng)目、綜合性實(shí)驗(yàn)項(xiàng)目和設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目[1-2]。驗(yàn)證性實(shí)驗(yàn)項(xiàng)目只需要學(xué)生按照固定操作步驟完成整個(gè)實(shí)驗(yàn)內(nèi)容，雖然可以較好地驗(yàn)證理論知識(shí)，但使學(xué)生被動(dòng)地進(jìn)行實(shí)驗(yàn)，削弱了學(xué)生主動(dòng)實(shí)驗(yàn)的積極性，阻礙了學(xué)生創(chuàng)新意識(shí)的培養(yǎng)和動(dòng)手實(shí)踐的能力，這就失去了實(shí)驗(yàn)的真正意義。綜合設(shè)計(jì)性實(shí)驗(yàn)是把綜合性實(shí)驗(yàn)和設(shè)計(jì)性實(shí)驗(yàn)結(jié)合在一起的實(shí)驗(yàn)項(xiàng)目。該種項(xiàng)目一般是由指導(dǎo)教師提出項(xiàng)目的任務(wù)要求，學(xué)生根據(jù)所學(xué)基本理論知識(shí)和技能，自由組合，三人一組，進(jìn)行查閱資料、綜合設(shè)計(jì)、仿真分析、下載和硬件測(cè)試等環(huán)節(jié)，以培養(yǎng)學(xué)生運(yùn)用所學(xué)知識(shí)進(jìn)行綜合設(shè)計(jì)的能力以及分析、解決問題的能力，同時(shí)可以訓(xùn)練學(xué)生的工程實(shí)踐能力和提高學(xué)生的創(chuàng)新思維水平，為以后的工作學(xué)習(xí)奠定基礎(chǔ)。

一、實(shí)驗(yàn)開發(fā)設(shè)計(jì)

我校現(xiàn)有的部分實(shí)驗(yàn)項(xiàng)目過于陳舊，體現(xiàn)不出和跟不上FPGA技術(shù)和EDA的快速發(fā)展和更新?lián)Q代，考慮到經(jīng)費(fèi)投入問題，大規(guī)模重新購置實(shí)驗(yàn)儀器設(shè)備重建實(shí)驗(yàn)室又不現(xiàn)實(shí)。這就要求我們必須以現(xiàn)有的實(shí)驗(yàn)箱為基礎(chǔ)平臺(tái)，充分發(fā)揮實(shí)驗(yàn)室的資源效益和教師的創(chuàng)新改造能力，對(duì)現(xiàn)有的EDA實(shí)驗(yàn)箱進(jìn)行整合和合理規(guī)劃，開發(fā)出一些新的綜合設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目，促使學(xué)生積極主動(dòng)進(jìn)行實(shí)驗(yàn)。

綜合設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目的開設(shè)目的是為了提高學(xué)生的實(shí)踐創(chuàng)新能力和動(dòng)手操作能力，這就要求開發(fā)出的項(xiàng)目具有較大的靈活性、內(nèi)容豐富，形式多樣、設(shè)計(jì)方案和思路不固定，能激發(fā)學(xué)生主動(dòng)實(shí)驗(yàn)的興趣，使學(xué)生有自我發(fā)揮的余地，但又不能超出學(xué)生的知識(shí)范圍和操作能力水平。學(xué)生完成項(xiàng)目設(shè)計(jì)后，有成就感，才能真正發(fā)揮實(shí)驗(yàn)的作用，提高學(xué)生分析解決問題的能力和系統(tǒng)綜合設(shè)計(jì)能力。

所以實(shí)驗(yàn)項(xiàng)目要融合該課程的多個(gè)知識(shí)點(diǎn)或者融合其他課程的相關(guān)知識(shí)點(diǎn)進(jìn)行綜合設(shè)計(jì)。還要面向?qū)嶋H、突出工程應(yīng)用背景，能夠讓學(xué)生學(xué)以致用、學(xué)有所得。

二、實(shí)驗(yàn)教學(xué)模式

我校電子信息工程專業(yè)基于FPGA的EDA課程實(shí)驗(yàn)教學(xué)共8個(gè)實(shí)驗(yàn)16學(xué)時(shí)，綜合設(shè)計(jì)性實(shí)驗(yàn)12學(xué)時(shí)，占75%的比例。實(shí)驗(yàn)過程中一般要求學(xué)生三人一組，提前告知學(xué)生下次要做的實(shí)驗(yàn)項(xiàng)目，要求每組學(xué)生在下次實(shí)驗(yàn)前通過查閱文獻(xiàn)資料，撰寫預(yù)習(xí)報(bào)告并相互探討實(shí)驗(yàn)最佳設(shè)計(jì)方案的選擇。實(shí)驗(yàn)過程中，根據(jù)老師的指導(dǎo)，分別進(jìn)行設(shè)計(jì)輸入、綜合、適配、仿真、下載和硬件測(cè)試等過程。實(shí)現(xiàn)電路系統(tǒng)的既定功能之后，根據(jù)設(shè)計(jì)的整個(gè)流程，撰寫詳細(xì)的實(shí)驗(yàn)報(bào)告。

所以我們?cè)陂_發(fā)設(shè)計(jì)新的實(shí)驗(yàn)項(xiàng)目時(shí)，要堅(jiān)持以學(xué)生為主、教師為輔的原則。改變傳統(tǒng)的實(shí)驗(yàn)教學(xué)模式，重點(diǎn)考慮如何激發(fā)學(xué)生積極主動(dòng)進(jìn)行實(shí)驗(yàn)的興趣，避免學(xué)生實(shí)驗(yàn)時(shí)不思考、不動(dòng)手，只是機(jī)械重復(fù)前面實(shí)驗(yàn)的操作步驟。另外，可以將實(shí)驗(yàn)課獨(dú)立設(shè)課，即，將實(shí)驗(yàn)課與理論課分開設(shè)定學(xué)分，實(shí)驗(yàn)課不再是理論課的附屬，而是一門獨(dú)立存在的課程。也可以適當(dāng)增加實(shí)驗(yàn)課學(xué)時(shí)，強(qiáng)調(diào)學(xué)生的實(shí)際動(dòng)手實(shí)踐能力，真正做到理論和實(shí)驗(yàn)并重。

三、基于FPGA的正弦信號(hào)發(fā)生器設(shè)計(jì)實(shí)例

下面結(jié)合本實(shí)驗(yàn)室GW48EDA實(shí)驗(yàn)開發(fā)系統(tǒng)，以基于FPGA的正弦信號(hào)發(fā)生器的設(shè)計(jì)為例，依次完成VHDL程序設(shè)計(jì)輸入、全程編譯、綜合、適配、仿真、引腳鎖定、下載和硬件測(cè)試。在此基礎(chǔ)上可以增加或改進(jìn)電路功能。通過此例闡述此類綜合設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目在提高學(xué)生實(shí)踐創(chuàng)新能力方面的重要作用。

正弦信號(hào)發(fā)生器由數(shù)據(jù)計(jì)數(shù)器或地址發(fā)生器、數(shù)據(jù)ROM和D/A三個(gè)部分構(gòu)成，如圖1所示。要使正弦信號(hào)發(fā)生器的性能良好，這三部分必須具有高速性能，在此條件下，數(shù)據(jù)ROM占用最少的邏輯資源，設(shè)計(jì)流程最簡(jiǎn)便，獲取波形數(shù)據(jù)也最方便。結(jié)構(gòu)圖中，頂層文件SINGT.VHD是在FPGA中實(shí)現(xiàn)的，它由5位計(jì)數(shù)器和正弦波數(shù)據(jù)存儲(chǔ)ROM構(gòu)成，其中5位計(jì)數(shù)器可以實(shí)現(xiàn)ROM地址信號(hào)發(fā)生器，正弦波數(shù)據(jù)存儲(chǔ)ROM由LPM_ROM模塊構(gòu)成，這樣可以達(dá)到最優(yōu)化設(shè)計(jì)。

具體的實(shí)驗(yàn)操作步驟為：（1）VHDL程序設(shè)計(jì)。

（2）創(chuàng)建工程。（3）全程編譯。在對(duì)工程進(jìn)行全程編譯前，必須設(shè)置好一些必要的參數(shù)，如選擇目標(biāo)芯片、選擇目標(biāo)器件編程配置方式、選擇輸出配置等。做好各項(xiàng)設(shè)置后，進(jìn)行全程編譯。（4）仿真，包括功能仿真（無延時(shí)）和時(shí)序仿真（有延時(shí)），分析仿真結(jié)果（如圖2所示）以加深對(duì)電路功能的理解，鞏固所學(xué)基礎(chǔ)理論知識(shí)。（5）引腳鎖定（將頂層電路的輸入輸出端口鎖定到目標(biāo)芯片的確定引腳上）。（6）下載（JTAG端口，可選Byteblaster MV、Byteblaster II或USB Blaster）和硬件測(cè)試。（7）利用RTL Viewer查看此工程的RTL電路圖（如圖3所示）。

本設(shè)計(jì)完成之后，在此基礎(chǔ)上可以考慮設(shè)計(jì)一款任意波形信號(hào)發(fā)生器，使用LPM雙口RAM作為波形數(shù)據(jù)存儲(chǔ)器，所需要的波形數(shù)據(jù)由單片機(jī)產(chǎn)生，然后輸向FPGA中的RAM（此功能可以用GW48系統(tǒng)中與FPGA接口的單片機(jī)完成，可利用系統(tǒng)上配置的0832或5651高速器件作為D/A）。在此階段，學(xué)生可以充分發(fā)揮，綜合運(yùn)用所學(xué)理論知識(shí)和實(shí)驗(yàn)系統(tǒng)的外圍電路等硬件資源，對(duì)電路的功能進(jìn)行增加、改進(jìn)和完善。通過此項(xiàng)訓(xùn)練，可以大大提高學(xué)生的綜合素質(zhì)和創(chuàng)新實(shí)踐能力。

四、實(shí)驗(yàn)成績(jī)?cè)u(píng)定

實(shí)驗(yàn)成績(jī)?cè)u(píng)定要體現(xiàn)評(píng)分的公平性和區(qū)分度，要加大過程性考核的比例。其中VHDL軟件編程設(shè)計(jì)及仿真結(jié)果占40%，下載和硬件實(shí)現(xiàn)占40%，實(shí)驗(yàn)報(bào)告占20%。

五、結(jié)語

綜合設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目的開發(fā)可以充分調(diào)動(dòng)學(xué)生進(jìn)行主動(dòng)實(shí)驗(yàn)的興趣和積極性，開闊視野，豐富思維，培養(yǎng)團(tuán)隊(duì)合作精神。實(shí)驗(yàn)過程中通過問題的提出、方案分析、電路仿真、軟硬件設(shè)計(jì)和結(jié)果測(cè)試等環(huán)節(jié)可以提高學(xué)生的創(chuàng)新實(shí)踐能力，增強(qiáng)他們的信心和成就感。這對(duì)創(chuàng)新人才的培養(yǎng)將會(huì)起到很好的促進(jìn)作用。

參考文獻(xiàn)：

[1]蔚瑞華，余有靈，張偉，等.基于模塊化思想的FPGA綜合實(shí)驗(yàn)項(xiàng)目設(shè)計(jì)[J].實(shí)驗(yàn)室技術(shù)與管理，2016，33（5）：44-47.

[2]彭卓，鄧焱，馬騁.基于FPGA的高精度正弦信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)[J].清華大學(xué)學(xué)報(bào)（自然科學(xué)版），2014，（2）：197-201.

The Development of Comprehensive Design Experimental Project Based on FPGA

WANG Cai-feng

（College of Aeronautical Engineering，Binzhou University，Binzhou，Shandong 256603，China）

Abstract：The comprehensive design experiment based on FPGA is of great practical significance to cultivate talents of EDA. Take the design of sinusoidal signal generator for example，the process of using knowledge to complete overall system design was introduced，indicating the cultivation of innovative practice ability and the enhancement of comprehensive quality of students. This illustrates the necessity to cultivate innovative talents by the development of comprehensive design experimental project.

Key words：FPGA；Comprehensive design experimental project；Innovative practice