基于分時復用策略的EtherCAT從站IP核設計及實現*

宋　寶，徐 健，刁思勉，唐小琦

(1.華中科技大學 機械科學與工程學院，武漢 430074；2.中國地質大學(武漢)研究生院，武漢 430074)

?

基于分時復用策略的EtherCAT從站IP核設計及實現*

宋寶1，徐 健1，刁思勉2，唐小琦1

(1.華中科技大學 機械科學與工程學院，武漢 430074；2.中國地質大學(武漢)研究生院，武漢 430074)

在分析工業以太網EtherCAT協議基礎之上，針對現今EtherCAT從站采用專用ASIC或者商用IP核實現的成本高、不靈活等問題，提出了一種基于通用FPGA的實現方法。該方法根據數據幀驅動特性的分時復用策略，將EtherCAT從站IP核中的各個功能模塊任務進行分類，利用FPGA的并行特性進行模塊任務的串并行調度，實現了在無數據幀緩存的條件下EtherCAT從站IP核。實驗結果表明，基于該方法設計及實現的IP核不僅具有良好的兼容性和穩定性，還具有更為優良同步特性和快速響應特性。

EtherCAT從站；分時復用；IP核

0　引言

現場總線技術在自動化系統中得到了越來越廣泛的應用，特別是在基于實時以太網的現場總線控制系統中，如高端數控加工、機器人控制等實時領域[1-2]。實時工業以太網協議EtherCAT由于其具有高效率、支持多種拓撲、同步性能好等特點，廣泛應用在各類設備當中[3]。

EtherCAT控制系統的要求EtherCAT從站控制器具有協議兼容一致性、低延時地快速響應性、持續地穩定可靠性和高精度的同步性[4-5]。EtherCAT從站的實現可以采用從站專用控制芯片或者IP核，如采用Beckhoff公司的ET1100進行EtherCAT伺服驅動器和數據采集系統設計[6-8]，采用TI公司的AM335x進行運動控制和驅動軟件的研究[9-10]，未曾見有文獻提及EtherCAT從站IP核的設計方法及思路。

因此，為解決專用芯片和商用IP核成本高、系統集成不靈活等問題，本文提出了一種基于通用FPGA實現EtherCAT從站控制器的方法。該方法基于數據幀驅動特性的分時復用策略，將EtherCAT從站IP核中的各個功能模塊任務進行分類，利用FPGA的并行特性進行模塊任務的串并行調度，實現了在無數據幀緩存的條件下EtherCAT從站IP核，具有平臺靈活性好、成本低等優勢。

1　EtherCAT從站IP核的分時復用策略

以從站控制器收發數據通道中的數據幀特性進行分析，如圖1所示，在一個定時周期Tcycle_time內，從站會收到周期性數據幀和若干非周期性數據幀，這些數據幀之間的間隔tδframe由主站控制器設定，其最小值為960ns，考慮物理層鏈路的抖動為tjitter，幀長為tframe，數據幀處理延時為tdelay。為使從站控制器處理連續數據幀時雙口RAM不沖突，應該滿足以下條件：

其中，tdelay直接反映了從站控制器的響應特性，其值越小越表示其響應特性越好。

圖1　從站收發數據幀特性分析

為確保在實現協議功能的前提之下，盡量減小tdelay，提出了一種基于數據幀特性驅動的多任務分時復用調度策略，如圖2所示。基于數據幀驅動特性的從站IP核的任務可以根據數據幀進行分類和劃分，利用FPGA的并行操作特性可以實現各類任務之間的串并行調度，實現無緩存數據幀條件下的多任務處理，避免了傳統存儲轉發的長延時，從而極大程度地減小了tdelay。

從站IP核根據雙口RAM搶占分時復用特性將各個功能模塊的任務劃分為兩類，一類是基于數據幀驅動的模塊任務，比如雙口RAM數據的上傳和下載，CRC32校驗等；而另一類是并行與整個從站IP核的運行過程，不以數據幀為驅動特性的模塊任務，比如PHY鏈路的狀態管理，PDI接口等。根據整個從站IP核實現的分時復用的快速響應策略，數據幀從PHY芯片到達FPGA后，經過PHY鏈路管理模塊將數據rxd/rxdv送至數據幀接收端口，之后同時根據幀結構驅動的分時復用策略執行雙口RAM操作和CRC32校驗兩個模塊的任務。

圖2　數據幀分時復用驅動策略

其中，雙口RAM操作模塊無緩存地產生發送數據幀，直接驅動CRC32計算模塊，計算新產生數據的CRC數值，附于幀尾后轉發至下一節點。另一個CRC32校驗任務從幀頭部分一直持續到幀尾部分，若幀尾CRC校驗正確，則按照優先級次序依次搶占調用雙口RAM。同時根據幀類型驅動的分時復用策略執行數據幀內容驅動的任務模塊，如分布時鐘控制環、SII EEPROM接口操作和應用層狀態更新等任務。

以EtherCAT數據幀驅動為例，其格式如圖3所示。利用數據幀分時復用的驅動特性，將從站IP核中的功能模塊任務按照EtherCAT數據幀結構的定義進行分時調用。其中，每個子報文所占的時間為tcmdn，數據幀只有在子報文的有效數據范圍內才會上傳和下載雙口RAM中的數據，因此，為了滿足無緩存數據的數據幀發送，tcmdn即為子報文搶占調用雙口RAM的時間；同時，該數據幀驅動了全數據幀范圍的任務，從幀頭至幀尾部分，數據幀驅動CRC驗算模塊，驗算接收通道數據幀CRC，并計算發送數據幀CRC；在數據幀結尾，CRC驗算成功后開始執行周期性類型幀的驅動任務；當然， EtherCAT從站IP核中同時驅動并不以數據幀來驅動的模塊，其并不影響無緩存數據的數據幀發送。

圖3　數據幀驅動特性的從站IP核調度

因此，基于數據幀驅動特性的分時復用策略實現了在無緩存數據幀的條件下，從站IP核直接進行低延時地處理和轉發，從而極大程度上減小了tdelay，確保了從站控制器的快速響應特性；其次，實現了EtherCAT協議所要求的從站控制器的各個功能模塊，并且利用FPGA的并行操作特性可以方便集成在從站控制器當中，確保了協議兼容的一致性；當然，各個模塊任務在以數據幀驅動特性為核心的調度之下，避免了各個功能模塊間搶占調用雙口RAM產生的沖突，提高了整個IP核的執行效率和穩定性；最后，以數據幀驅動特性作為支持分布時鐘的控制環輸入，可以在更新參考時鐘后及時進行控制環的迭代來校準本地系統時間，實現各個節點之間的高精度的同步性能。

2　EtherCAT從站IP核實現關鍵技術

基于數據幀分時復用驅動的從站IP核收發數據時序圖如圖4所示，以RMII為例，數據幀在每次緩存完一個字節后進行產生CRC計算信號使能CRC校驗模塊計算一次產生CRC結果，依次類推，到有效數據接收完成后計算產生數據的校驗值；同時，在原有數據幀接收完成幀尾后判斷是否進行相應任務的操作。另一方面，雙口RAM的操作模塊根據接收通道中的數據產生發送數據txd_reg[1..0]，與CRC校驗相同，CRC計算模塊計算該幀的CRC數值，將其置于幀尾并產生發送數據幀txd至下一節點。由圖中可以看出，發送數據txd[1..0]相對于接收數據rxd[1..0]的tdelay僅有兩個時鐘周期，滿足了從站控制器的快速響應性能要求。EtherCAT從站IP核的分布時鐘控制環同步作為周期性數據幀驅動的一個模塊子任務，其同步算法流程圖如圖5所示。其中，本地時鐘local_time由上電系統啟動后開始運行，分布時鐘控制的同步任務就是使本地系統時鐘與參考系統時鐘一致，包括兩方面的內容，其一是初始偏移量Toffset的補償，其二是實時動態補償漂移的過程。當含有參考時鐘的數據幀到來，鎖存本地系統時間副本tlocal_copy_sys_time和tsys_ref作為本周期的分布時鐘控制環的輸入，計算本地時鐘漂移：

Δt=tlocal_copy_sys_time-Tdelay-tsys_ref

其中，Δt表示本地系統時鐘與參考系統時鐘的漂移量，根據控制算法流程，在以后的控制環的Δt個刷新周期內，每次補償1ns來補償Δt的時鐘偏移量。以周期性數據幀進行每個周期的分布時鐘控制環輸入，可以使本地系統時鐘與參考時鐘保持動態一致，從而使各個節點同時產生SYNC/Latch同步信號。

圖4　從站IP核收發數據時序圖

圖5　從站IP核同步流程圖

3　系統測試及結果分析

為驗證測試基于分時復用策略的EtherCAT從站IP核，針對基于此方法設計的TSV-HL伺服驅動器進行了響應性能、同步性、穩定性和兼容性測試。

首先，搭建了利用FPGA主站分別測試從站IP核和ET1100快速響應的實驗平臺，仿真測試結果如圖6所示，以主站發送使能和接收使能之間的間隔作為兩種方案響應能力的評價指標，其中，IP核方案的響應時間為740ns，而ET1100的響應時間為920ns。從中可以看出，基于分時復用策略的EtherCAT從站IP核具有優越的快速響應能力。

圖6　快速響應能力測試對比結果

圖7　同步信號產生仿真圖

以Beckhoff公司TwinCAT軟件作為主站測試了兩軸TSV-HL伺服驅動器的同步性能，其觀測采樣同步產生信號的仿真圖如圖7所示，其采樣時鐘為100MHz。其中，主站同時使能SYNC0和SYNC1同步信號，周期為1ms，SYNC1滯后SYNC0信號1000ns，從產生的SYNC信號可以看出單軸仿真測試的同步信號輸出達到了主站的控制要求。

利用示波器余輝功能，通道1以參考節點SYNC0信號作為觸發條件，通道2觀測另一節點的SYNC0信號，測試結果圖如圖8所示。可以看出相對于參考節點的平均誤差大致為-20ns，抖動大致為±20ns，相比較于采用ET1100方案的某伺服驅動器的±300ns而言，具有較為優良的同步性能。

圖8　兩軸同步信號SYNC示意圖

以TwinCAT+單軸TSV-HL伺服驅動器進行穩定性測試，以2ms的通信周期進行連續12h不間斷地運行，測試其丟幀和錯幀等情況，測試結果如圖9所示，可以看出不論從TwinCAT監測還是從站IP核中的錯誤計數器監測，都不存在丟幀和錯幀的現象，從而反應出基于分時復用策略從站IP核的穩定性。

圖9　穩定性測試結果

為測試從站IP核的兼容性，搭建了如圖10所示的測試平臺，包括自制主站、新時達AS260伺服驅動器、松下A5B伺服驅動器和四臺TSV-HL伺服驅動器，測試平臺能夠正常無故障地運轉，表明從站IP核能夠兼容在標準的EtherCAT網絡中，能夠適應標準EtherCAT接口設備的互操作性連接。

圖10　兼容性測試平臺

4　結束語

實驗結果表明，本文提出的基于分時復用策略的EtherCAT從站IP核設計和實現方法，能夠在通用低成本FPGA平臺的基礎之上實現EtherCAT通信接口的功能，具有良好的兼容性和穩定性；并且有相對于專用ASIC方案而言，具有更為優良的同步特性和快速響應特性，對靈活低成本在設備上集成EtherCAT接口具有良好的借鑒意義，具有廣泛的工程應用前景和市場價值。

[1] 馮世寧, 馬杰, 趙雪飛. 若干種實時以太網標準的比較[J]. 南京師范大學學報: 工程技術版, 2010, 10(2): 88-92.

[2] Vitturi S, Peretti L, Seno L. Real-time Ethernet networks for motion control[J]. Computer Standards & Interfaces, 2011, 33(5): 465-476.

[3] 徐健, 宋寶, 唐小琦. EtherCAT 與 Modbus 協議轉換網關的設計及實現[J]. 組合機床與自動化加工技術, 2015(4): 71-73.

[4] Kim K, Sung M, Jin H W. Design and implementation of a delay-guaranteed motor drive for precision motion control[J]. Industrial Informatics, IEEE Transactions on, 2012, 8(2): 351-365.

[5] Cena G, Bertolotti I C, Scanzio S. Evaluation of EtherCAT distributed clock performance[J]. Industrial Informatics, IEEE Transactions on, 2012, 8(1): 20-29.

[6] 李文虎, 李葉松, 王江城. 伺服驅動器 EtherCAT 接口設計[J]. 電氣傳動, 2011, 41(7): 51-55.

[7] 李木國, 王磊, 王靜, 等. 基于 EtherCAT 的工業以太網數據采集系統[J]. 計算機工程, 2010, 36(3): 237-239.

[8] 郭忺. 實時 EtherCAT 通訊的交流伺服驅動器研究[D]. 廣州:華南理工大學, 2014.

[9] 趙巍. 基于 EtherCAT 總線的運動控制器通信系統設計與實現[D]. 哈爾濱:哈爾濱工業大學, 2013.

[10] 任計羽. EtherCAT 從站軟件的設計與實現[D]. 成都:中國科學院研究生院 (光電技術研究所), 2014.

(編輯趙蓉)

Design and Implementation of the EtherCAT Slave IP Core Based on Time Division Multiplexing Strategy

SONG Bao1, XU Jian1, DIAO Si-mian2,TANG Xiao-qi1

(1.School of Mechanical Science and Engineering, HuaZhong University of Science and Technology, Wuhan 430074, China;2. Graduate School, China University of Geosciences, Wuhan 430074, China )

In the analysis of industrial Ethernet EtherCAT protocol basis for today EtherCAT slave or commercial use of special ASIC IP core to achieve the high costs, inflexible and other issues, a common FPGA-based implementation method is proposed. The method according to the driving characteristics of the data frame of time division multiplexing strategy, classifying the EtherCAT slave IP Core individual functional modules mission, carrying out modules tasks with serial and parallel scheduling using FPGA parallel feature to achieve in the absence of data-frame buffer conditions under EtherCAT slave IP Core. Experimental results show that the design and implementation based on the method of IP Core not only has good compatibility and stability, but also has more excellent synchronization characteristics and fast response.

EtherCAT slave；time division multiplexing；IP Core

1001-2265(2016)04-0026-03DOI:10.13462/j.cnki.mmtamt.2016.04.007

2015-06-12

“高檔數控機床與基礎制造裝備”科技重大專項(2012ZX04001041)

宋寶(1974—)，女，湖北黃岡人，華中科技大學副教授，研究方向為數控技術、嵌入式系統，(E-mail)songbao@mail.hust.edu.cn。

TH166;TG659

A