時序分析在EDA課程中的實踐

摘 要 本文針對通信工程卓越計劃中的電子設計自動化課程，闡述了該類課程中增強工程性和實踐性的教學指導方針，并針對該類課程中時常存在的仿真與實現不一致問題，研究將時序分析引入該類課程的教學和實驗。設計了時序設計課程設置內容。在此基礎上，結合采用比較教學法和陷阱教學法進行實驗設計，通過設計組合邏輯實驗和時序邏輯實驗，指導學生認識時序分析的重要作用，掌握設計方法。

關鍵詞 可編程邏輯器件 時序分析 課程設置 實驗設置

中圖分類號：G424 文獻標識碼：A

0 引言

在通信工程卓越計劃中，尤其強調實踐性和工程性的指導方針下，開設了一系列應用技術類課程，其中“電子設計自動化”課程是面向本科三年級開設的專業任選課。該課程的開設使學生不僅具有通信技術、通信系統和通信網等專業方面的知識，又有助于學生了解本專業的發展現狀和趨勢，并掌握解決相關專業工程技術問題的技能。從而培養出能在通信領域中從事研究、設計、制造、運營以及在國民經濟各部門和國防工業中從事開發、應用通信技術與設備的卓越工程技術人才。①

1 電子設計自動化中的時序分析

在基于可編程邏輯器件的系統設計開發過程中，經常會遇到雖然理論分析和算法仿真都正確，但下板測試結果不正確的情況；或者同一個FPGA燒寫程序在同一個板卡上時好時壞；以及同一個FPGA燒寫程序在不同批板卡上表現不一致的情況。這些問題往往是時序設計中出現了錯誤，或者存在時序隱患，由于系統亞穩態的產生所致。②一般來說，觸發器的建立時間Tsu（時鐘沿到來之前，數據必須穩定的最短時間）或保持時間Th（時鐘沿到來之后，數據必須穩定的最短時間）不滿足，就會發生亞穩態。

亞穩態的主要危害是破壞系統的穩定性，導致邏輯誤判，嚴重時甚至導致系統崩潰。在EDA設計中通常體現在存在一些關鍵路徑設計不合理的情況導致所做設計不滿足信號建立時間和保持時間的需要，或者設計閾量不夠導致系統工作中時好時壞。對于低速設計，基本上不用考慮這些特性，但隨著高速時代的到來，由于信號傳輸和時鐘本身所造成的時序問題的現象越來越普遍，因此有必要關注高速信號處理中的時序特征分析。③綜上所述，時序分析在EDA設計中扮演重要的作用，有必要在卓越工程師課程設置中增加時序分析這一講授環節，并通過設計實驗，提高學生的工程實踐能力。

2 時序分析課程設置

如前所述，時序分析是可編程邏輯器件課程中的高級設計方法。一般在普通班授課中不涉及這部分內容。但在卓越計劃課程設置中，由于學生在之前的培養中具有了一定的工程實踐能力。因此，考慮將這部分內容引入，以進一步提高學生獨立解決可編程邏輯器件設計中時序問題的能力。在時序分析的課程設置中主要包括四個部分，分別為：時序基礎，時序優化，時序約束，跨時鐘域設計。

其中時序基礎主要講授時序分析的基礎知識。闡述建立時間、保持時間等知識，并建立時序分析模型，④這部分主要采用圖形教學法，通過建立時序圖給出形象的時序分析過程，并分別針對異步電路和同步電路進行時序分析，以及考慮外部數據接口、外部走線的延時特性后的時序分析。給出一般的時序設計原則，如在EDA設計中應盡量用同步設計，如需采用異步設計，則需要結合時序電路特征進行整體優化。

在時序優化部分，主要講授如何提高整個電路的時序性能。首先，講授EDA開發軟件中的優化選項設置，軟件的優化方法可以在簡單電路中自動提高時序性能。而在功能復雜的情況下，則需要指導學生針對一些關鍵路徑進行手動優化，講授這種優化方法的設計原則，并給出一些具體的優化方法。如采用將大的組合邏輯分割打斷為小的時序邏輯，更（下轉第185頁）（上接第151頁）改循環嵌套設計，增加接口寄存器等方法。

在時序約束部分，主要講授EDA設計中時序約束的幾種典型方法。首先介紹時序約束在EDA設計中的作用，然后指導學生通過簡單示例掌握如何通過EDA軟件設置各類約束。并引導學生理解好的時序約束應該是“引導型”的，而不應該是“強制型”的。這就需要學生深刻理解EDA設計原則及編譯器行為，對每一條時序路徑都做到心中有數，盡可能從初始設計時就避免長組合邏輯等問題的出現。

在EDA設計中，將整體的多時鐘設計分割成多個單個獨立時鐘的功能模塊和負責模塊間同步的同步模塊，這樣非常利于后端的時序分析，程序結構也更加清晰，⑤但由此也導致跨時鐘域問題，如果處理不當，會導致嚴重的邏輯錯誤。如從低時鐘域輸出信號輸入高時鐘域模塊，則面臨被重復采樣的問題。同樣的，從高時鐘域輸出信號到低時鐘域，則面臨采樣丟失的問題。因此這部分講授同樣建立在充分的實例教學上，通過不同的圖形示意和實例分析，讓同學們掌握跨時鐘域設計的必要性。然后啟發同學設計跨時鐘域的信號處理方法。

3 時序分析實驗設置

為了體現時序設計的重要性及作用，實驗設計中采用了比較教學法。實驗中，指導學生利用硬件描述語言分別用同步時序設計方法和組合邏輯設計方法實現某一特點功能，如設計一個多路數據選擇器等。指導學生閱讀EDA軟件給出的時序分析報告，通過報告中給出所設計電路可以支持的最高時鐘速率，以及所消耗的硬件資源，判斷設計的優劣性。在此基礎上，通過實驗板進行實踐驗證，在驗證過程中，可外接信號源作為芯片的工作時鐘，指導設計測試點觀察時序結果，學生通過不斷提高外接信號源的頻率觀察實驗結果。當頻率較低時，由于信號的建立時間和保持時間一般都能滿足，所以時序設計的作用不明顯，當頻率較高時，時序問題逐漸顯現，當時鐘頻率超過設計閾值，時序發生錯誤，此時學生可以在測試點觀察到錯誤，得到直觀的時序驗證結果。

在實驗設計中，還可結合采用陷阱教學法，即在模塊的設計中故意引入容易產生時序紊亂的錯誤寫法，如設計一個跨時鐘域的實驗，讓學生采用在線邏輯分析儀等工具自己發現錯誤，體會該類錯誤發生的原因，并進行相應糾正。從而使同學更深刻理解硬件描述語言的綜合結果，同時通過這種方法可以培養他們注意細節的良好習慣。

4 結論

本文將時序分析引入EDA教學中，分別針對時序基礎，時序優化，時序約束，跨時鐘域設計等四個部分進行課程設置。在此基礎上，將時序分析引入實驗教學，結合采用比較教學法和陷阱教學法，讓學生在掌握時序設計理論知識的基礎上，通過實驗直觀理解其重要性和設計方法。通過課程和實驗設置可以使同學們更深刻地理解硬件描述語言及可編程邏輯器件的時序設計。