數字電路設計中常見問題探究

摘 要：在數字電路設計中，有幾個比較重要的問題容易被入門者所忽視，該文從數字電路設計的現狀入手，對數字電路的噪訊干擾處理、數字集成電路的選擇、數字電路系統設計等常見問題進行了相關探討，寄希望通過研究能夠給相關人員予以幫助。

關鍵詞：數字電路設計 常見問題 注意事項

中圖分類號：TN79 文獻標識碼：A 文章編號：1674-098X（2013）01（a）-00-02

隨著科學技術的飛速發展，新的電子產品和器件層出不窮，21世紀顯然已經成為了信息化和數字化的時代。數字地球、數字商場、數字化生存、數字服務等概念早就成為人們生活中屢見不鮮的名詞，當前人們日常交往中的很多方面都與數字聯系得越來越緊密，比如每一個人的QQ號、身份證號、手機號、IP地址等等都在廣泛的數字化。數字已經不再是傳統意義上的1、2、3、5…，它們已經成為了區分標示和進行社會管理的重要載體。現在和今后，我們的生活都在進一步進行數字符號化，我們需要的資料和存儲的信息都會用這些簡單的數字傳遞復雜的內容，這一系列看似簡單的數字承載了我們學習、工作和生活中的很多方面。這些任務的承擔都必須以數字電路為根本進行數據信息的采集、分析、區分和處理，從而轉化成影響著我們現實社會的數字電路信息符號。現在，數字電路已經十分廣泛的深入到社會中的各個領域。近年來，科學技術的突飛猛進引發了很多行業深刻的變革和翻天覆地的變化，數字信息行業在很多方面都處在科學技術發展的前端，其中顯而易見的是數字電子科學技術，在科學大發展大繁榮的浪潮中，數字電子科學技術得到狂飆式的發展，當前毫無疑問已經成為了發展最快和影響力最大的學科之一。數字邏輯器件從20世紀60年代以小規模集成電路為主發展到當前的中、大規模集成電路，甚至是超大規模的集成電路。數字邏輯器件的不斷發展和應用更新，勢必會推動著整個數字電路的繼續前進。

1 數字電路的噪訊干擾處理

在數字電路中我們會經常采用布爾代數的數學方法，用來描述事件之間相互的邏輯關系。和一般普通代數層面中的變量不一樣，邏輯變量則是用來描述邏輯關系中的二值變量，即用1和0這兩個值來表示對立的邏輯狀態。數字電路依照0和1的穩定情況來作為運算基礎，所以這其中就會存在噪訊界限。相對于模擬電路而言，數字電路有著非常強大的噪訊。數字電路中，數字信號因為與電流變化中磁數變化的誘導電壓的影響，電流變化就會在某個地方形成了噪訊的產生地，這又與電路長度、回路的面積息息相關。數字信號轉變時會帶來過渡性的電路，進而帶動導體產生噪訊電壓，再加上噪訊電流的流動會容易造成數字電路的誤動作。電路的阻抗越高受到外部噪訊干擾就越容易，對抗噪訊的干擾除了控制噪訊電壓以外，還應該加大結合阻抗，同時減少輸入阻抗。數字IC中如果空端子表現出open的狀態就會使阻抗變高，這進而又會導致數字電路極容易受到噪訊的誤動作干擾。所以，數字IC的空端子需要連接電阻與電源。多層板信號線的阻抗，因為導線系設在背景的表面上，所以也可以減低阻抗的效果。

2 數字技術與模擬技術的融合

因為LSI和IC本身的高速化，為了能夠使機器能夠同時達到正常運行的目標，所以這就難免會使得技術的競爭越來越激烈。盡管系統構成的電路不一定有clock的設計，但是毋庸置疑的是系統是否可靠必須要考量到選用電子組件、電路設計和成本、封裝技術、防止噪訊產生、防止噪訊外漏等綜合因素上。數字或模擬電路的極其小型化、多功能化、高速化會使得小功率信號與大功率信號、低輸出阻抗與高輸出阻抗、小電流與大電流等問題常常會在同一個密封密度的電路板中出現，設計人員置身于這樣的環境就將面對如此高難度和富有設計思維的挑戰。比如，十分穩定的電路和吵雜的電路相依時，一旦沒有把噪訊侵入到十分穩定的電路對策看做成設計的重點，那么事后盡管進行很多次設計也將難免會陷入無解的局面。又如，假設將小型的模擬信號增幅后，利用10bitA/D的數字轉換器轉換成數字信號，但是就因為分割輻寬是4.9 mV，但是要把該電壓的level正確的讀取出來就不會是一件容易的事情，很多事情就會使得超過10bit的A/D轉換器陷入了不能正常順利運行的困境。

3 數字集成電路的選擇

基本門電路是由簡單的分離元件構成，雖然設計起來比較容易簡單，但是運行和反映的速度很多時候相對較慢，負載承受的能力也較差，電氣的性能也有待進一步提高。目前使用得最為廣泛則是數字集成電路。其優點是：體積較分立元件設備小幾百倍；抗干擾能力強；故障率和功耗率都很低，輸出電阻低；輸出特性好；穩定性強。數字集成電路中又以是CMOS和TTL系列電路這兩種為主。CMOS系列器件的工作電壓在3～18 V之間，TTL系列的工作電壓是5 V，所以CMOS電路的工作范圍相對較廣，其噪聲的容限也較大，所需要消耗的功率相對較低。盡管CMOS的電路輸入端進行了保護電路的設置，但是因為限流電阻的尺寸有限和保護二極管，這就會難免使得其承受的脈沖功率和靜電電壓受到限制。CMOS電路在運輸、組裝和調試中因為不可避免的會接觸到靜電和高壓的物件，所以要保護好輸入的靜電。此外，CMOS還會產生電路鎖定效應，為了安全和方便的使用，人們一直在致力于從設計和制造上排除鎖定效應的研究。因為，集成電路的要求都比較高，需要先進行芯片的設計和程序的編制，但是更多的時候在使用現成數字電路中進行了簡單的分析，這是非常不夠的。專用的集成電路是一種新型的邏輯器件，因為其具有靈活性和通用性的特點，所以成為了對數字系統進行設計和研制的首選器件。總的來說，數字電路在今后的發展中還有廣闊的空間，但是其基礎知識不會發生改變，如何進行進一步的改進，這就迫切需要新型的數字人才去發現并改進當中不大完善的地方，完善和彌補電路中的每一個缺點和不足，使得當中各個部分和環節都能發揮最大的作用。

4 數字電路系統設計

數字電路設計是從原理方案出發，把整個系統按照一定的標準和要求劃分成若干個單元電路，將各個單元電路間的連接方式和時序關系確定下來，在這個前提下進行數字電路系統的實驗，最終完成總體電路。數字系統結構由時基電路、控制電路、子系統、輸出電路、輸入電路五部分構成，當中數字系統的核心是控制系統。數字電路系統的設計有分析系統要求、設計子系統、系統組裝和系統安裝調試等步驟組成。數字電路系統的設計也不是一次兩次就能完成，需要設計人員進行反復的調試和探究，通過自上而下的設計方法和自下而上的設計方法進行數字系統的設計，依托RTL傳輸語言等常用工具完成。數字電路系統設計包含了很多問題，比如，電路的簡化可能會使得電路性能降低，但是電路性能指標提升難免會以犧牲電路簡化為條件。所以，數字電路系統的設計過程有很多因素需要考慮和兼顧。

5 數字電路的抗干擾措施

在利用TTL或CMOS這兩種邏輯門電路作為具體的對象進行設計時，還需要注意到下面幾個問題。

5.1 多余端的處理

數字集成邏輯門電路在正常的使用時是不允許多余端懸空的，不然就極有可能十分容易的把干擾信號引入到數字電路中。所以，在數字電路的設計中，針對多余端的處理，我們則是按照不改變數字電路的正常工作狀態以及確保其性能穩定和可靠為基本原則。

5.2 去耦合濾波器

數字電路一般都是由多數片邏輯門電路組成，他們供電則來自于公共的直流電源。所以，這種電源并不是很理想的，很多時候是依靠整流穩壓的電路進行供電，所以也會存在一定程度的內阻抗。數字電路正在處于運行時，就會產生很大的尖峰電流或者是脈沖電流，這些電流流經到電路的公共內阻抗時，必然相互間會產生一定的影響，情況嚴重時會使得數字電路的邏輯功能發生混亂，甚至是陷入崩潰狀態。所以數字電路在設計中針對這一情況的處理辦法一般都會使用耦合濾波器去應對，常常會使用10～100 μF范圍之內的大電容器和直流電源再聯合去濾除多余的頻率成分。值得注意的是，還需要將每一集成芯片的電源與地之間接一個0.1 μF的電容器，用來濾除掉開關帶來的噪聲干擾。

5.3 接地和安裝防范

科學的接地和安裝工藝是數字電路設計中比較有效的措施。在實際操作中，可以把信號地和電源地分開出來，將信號地集中到一點，再把這兩者用最短的導線相互連接起來，用來避免大電流流向其他器件的輸入端，進而導致系統的邏輯功能失效。如果電路設計中同時有數字和模擬這兩種器件，也需要將它們分開，再選擇一個符合條件的共同點接地，皆宜消除相互之間的影響。當然也可以設計出數字和模擬兩塊電路板，分別給他們配上直流電源，再把兩者合適的連接起來。在電路板的設計和安裝中，也必須要注意盡量將連線縮短，這就能很大程度的減少接線電容帶來的寄生振蕩。

6 結語

數字處理技術和集成電路技術正在飛速的發展，數字電路也得到了越來越廣泛的運用，像當前的數字電視、數字照相機等產品已經走進了廣大人們生活當中，數字化已經成為了當前科學技術和社會發展的不可逆轉的潮流。數字電路設計組成了諸如數字測量系統、數字通訊系統、數字控制系統等等。隨著科學技術的不斷進步，數字電路的設計帶來的成果和發揮的影響力將會越來越受到重視。

參考文獻

[1]王華奎.電子電路設計[M].北京：電子工業出版社，2004.

[2]李明.數字電路的組成和設計[J].科技創新導報，2011（32）：121-122.

[3]閱石.數字電子技術基礎[M].5版北京：高等教育出版社，2006.