基于ADF4360—1的2.4G頻率合成器設計

摘 要：該文通過高性能、低功耗的8位ATmega8微處理器產生控制信號，利用美國ADI公司生產的鎖相環芯片ADF4360-1，設計了一個穩定的2.4 GHz本振信號源電路模塊，可廣泛應用于電視，儀器，通信等領域。文中詳細介紹了系統中核心芯片的性能、結構以及應用方法，設計出了完整的硬件電路并對電路的各個參數進行了評估，結果基本上符合要求。

關鍵詞：ATmega8 ADF4360-1 鎖相環頻率合成 本振信號源

中圖分類號：TN742 文獻標識碼：A 文章編號：1674-098X（2013）01（a）-00-01

在現代無線電通信及相關領域中，為確保通信的穩定和可靠，對通信設備的頻率準確度和穩定度提出了越來越高的要求。與LC振蕩電路“跑頻”嚴重相比，晶體振蕩電路具有可微調的穩定頻率，但變化范圍小，頻率值不高。頻率合成技術是指將一個或少量的高穩定度、高準確度的標準頻率作為參考頻率，經過相應的信號處理過程，從而獲得大量離散的具有同一穩定度和準確度的信號頻率。主要有三種合成方法：直接模擬合成、鎖相環合成以及直接數字合成。

1 鎖相式頻率合成器的基本原理

鎖相環路（PLL）具有較為突出的優點：頻率在一定范圍內可調；數字化接口；能實現快速準確的跳頻通信；抗干擾能力強。鎖相環頻率合成器通過鎖相環完成頻率的加減乘除運算，是一種建立在相位負反饋基礎上的閉環控制系統，對相位噪聲和雜散具有很好的抑制作用。原理圖如圖1所示，主要由鑒相器、環路濾波器和壓控振蕩器組成。

外部晶振提供的參考頻率信號與壓控振蕩器的輸出頻率經程序N分頻后在鑒相器內進行相位比較，產生誤差控制電壓，再經環路濾波器濾除誤差信號中的噪聲和高頻分量，最后輸出的直流脈沖電壓控制壓控振蕩器產生所需的振蕩頻率。通過鎖相式頻率合成實現的頻率源應用廣泛于通信、電視等電子設計領域，重點用于以下三方面：接收機本地振蕩；發射機載波信號；信號發生器。ADI公司生產的ADF4360-1內置可編程分頻器，具有電荷泵電流編程功能，可應用于無線射頻通信系統，是一款性價比很高的電荷泵鎖存芯片。

2 ADF4360-1芯片介紹及工作原理

2.1 ADF4360-1芯片

ADF4360-1芯片是一款完全集成了壓控制振蕩器（VCO）的整數-N分頻頻率合成器，設計的中心頻率為2250 MHz。片內主要結構包括數字鑒相器、電荷泵、計數器、雙模前置v/（P+1）分頻器等等。所有的片上寄存器的編程控制是通過一個簡單的3線串行接口。該器件的電源供應器工作范圍為3.0 V至3.6 V，并可以在不使用時關閉電源。其特性如下：可編程雙模預分頻器8/9，16/17，32/33；1.8V邏輯兼容；可編程輸出功率水平范圍為-13dB～-6dB；可進行模擬和數字鎖定檢測，具有軟件和硬件掉電模式。

2.2 ADF4360-1的工作原理

ADF4360-1芯片的外部輸入信號為外部頻率源信號和控制信號。外部頻率源信號輸入后，經由14位可編程參考分頻器R對其進行分頻，進而得到的參考頻率再被送至鑒相器中。控制信號有三個，分別為：串行時鐘輸入信號CLK、串行數據輸入信號DATA和使能信號LE。當LE位為邏輯位“1”時，加載數據。DATA在CLK的上升時從數據的最高有效位開始依次寫入24位移位寄存器中，直到最低有效位寫入完成。LE在上升沿時一次性將存儲在24位移位寄存器中的數據鎖存入目標寄存器，同時進行下一個目標寄存器的初始化。目標寄存器的選擇由移位寄存器中的最后兩位DB0和DB1來決定。對寄存器的賦值順序為R、C、N。N和C寄存器的賦值間隔一般大于5 ms。ADF4360-1的主分頻比N可通過雙模預分頻器（P/P+1）、可編程5位A計數器及13位B分頻器算得，算法為N=B×P+A。由得到的N可進而算得輸出頻率為：

改變N可得不同的輸出頻率，上式（1）中，是輸出頻率；是外部頻率源信號頻率，為頻率分辨率，即步進。通過設置A，B，R三個控制字寄存器的控制字來實現對鎖相環的控制。該芯片外圍還需添加環路濾波器，根據輸出頻率大小選擇合適的參數，即可輸出較穩定的頻率。

3 2.4GHz頻率合成器設計

ADF4360-1芯片可實現的射頻輸出信號頻率范圍為：2050 MHz至2450 MHz。本設計需產生一個穩定的2.4GHz信號。通過引腳將一個外部頻率源信號接入ADF4360-1，這里選用10 MHz的溫度補償晶振，穩定度不大于0.9 ppm。在壓控振蕩器輸入VTUNE端口與內部電荷泵輸出CP端口之間接入三階無源低通濾波器，該環路濾波器的帶寬為15kHz。由ADI sim PLL仿真軟件可以計算得到電阻值和電容值：C1=55.7pF，C2=757pF，C3=25.4pF，R1=11.8 kΩ，R2=24kΩ，進而完成對三階無源低通濾波器的參數設置。ADF4360-1芯片的外圍電路可參見ADI公司發布的芯片手冊中的Applications。通常，ADF4360-1的鑒相頻率設置為8 mHz，但有時卻很不穩定，不能夠完全鎖定，所以這里把鑒相頻率降低到5 mHz。此外，ADF4360-1芯片內部數字寄存器是通過微控器進行控制的，本設計中采用高性能、低功耗的8位ATmega8微處理器產生控制信號，外接8 mHz石英晶振提供時鐘信號。ADF4360-1的CLK、DATA、LE端口分別與微控器MEGA8S的PB5、PB3、PB2端口連接，還需分別接入上拉電阻。

4 結語

經過實驗驗證，采用ADF4360-1芯片構成的鎖相環頻率合成電路可廣泛用于各類高頻電子系統，并且該電路產生的本振信號頻率精度和穩定度較好，相位噪聲不大，相位噪聲為-81dbc@1kHz，基本達到了設計指標要求。在本次設計中，因為ADF4360-1的輸入是通過ATmega8串口寫入的，所以可以通過軟件編程的方法，修改串口寫入的控制字進而實現不同頻率的本振信號輸出，具有信號性能好，電路結構設計簡單等特點。

參考文獻

[1]黃玉蘭.ADS射頻電路設計基礎與典型應用[M].人民郵電出版社，511-571.

[2]遠坂俊昭.鎖相環（PLL）電路設計與應用[M].北京：科學出版社，2006.

[3]PLL Frequency Synthesizer ADF4360-1 Datasheet[DB].Analog Deices 2012.

[4]鄒玲，石小磊.基于ADF4360-1的本振源設計.現代電子技術，2009，21（308）：71.