紅外成像導(dǎo)引頭信號(hào)調(diào)理卡的設(shè)計(jì)

郭旭敏，李艷寧，段 萌，陳 琨，劉 健，Dante JDorantes-gonzalez

(1.天津大學(xué)精密測(cè)試技術(shù)及儀器國(guó)家重點(diǎn)實(shí)驗(yàn)室，天津300072;2.中國(guó)空空導(dǎo)彈研究院，河南 洛陽(yáng)471009)

0 引言

導(dǎo)引頭可謂是導(dǎo)彈的“眼睛”。導(dǎo)引頭采用的制導(dǎo)方式多種多樣，如紅外制導(dǎo)、激光制導(dǎo)、雷達(dá)制導(dǎo)、毫米波制導(dǎo)等。紅外制導(dǎo)導(dǎo)引頭的發(fā)展大致經(jīng)歷了紅外非成像制導(dǎo)和紅外成像制導(dǎo)2個(gè)階段，當(dāng)前，紅外成像制導(dǎo)是導(dǎo)引頭技術(shù)發(fā)展的主流［1］。

紅外成像導(dǎo)引頭采用紅外焦平面陣列(IRFAP)器件為探測(cè)器，這種器件的優(yōu)點(diǎn)是空間分辨率高、動(dòng)態(tài)范圍好、靈敏度高，對(duì)目標(biāo)物體的輻射信號(hào)采集率高［2］，但不可避免地也會(huì)更多地接收到各種干擾源發(fā)出的雜散光信號(hào)，影響成像質(zhì)量，嚴(yán)重時(shí)甚至?xí)涯繕?biāo)信號(hào)“淹沒(méi)”，使導(dǎo)引頭丟失目標(biāo)，所以，對(duì)其抗雜散光性能進(jìn)行分析與評(píng)估十分重要。導(dǎo)引頭在飛行過(guò)程中，最大的干擾源是太陽(yáng)。雜散光測(cè)試設(shè)備正是在模擬太陽(yáng)光的環(huán)境下對(duì)紅外成像導(dǎo)引頭抗雜散光干擾的性能進(jìn)行分析與評(píng)估。目前，導(dǎo)引頭紅外焦平面陣列器件的像元規(guī)模越來(lái)越大，從32×32，64×64到128 ×128，甚至256 ×256，且?guī)l達(dá)到了 100～150 Hz［2］，另外，導(dǎo)引頭輸出數(shù)據(jù)采用的是LVDS或HOTLink格式，不能被通用的圖像采集卡所識(shí)別，如何快速、準(zhǔn)確地將導(dǎo)引頭的成像數(shù)據(jù)傳輸?shù)诫s散光測(cè)試設(shè)備是完成紅外成像導(dǎo)引頭抗雜散光能力測(cè)試的關(guān)鍵性問(wèn)題之一。本文提出的信號(hào)調(diào)理卡設(shè)計(jì)方案正是要解決這一問(wèn)題。

信號(hào)調(diào)理卡采用FPGA為控制核心，將導(dǎo)引頭輸出的低電壓差信號(hào)(low voltage differential signaling，LVDS)或HOTLink格式的圖像數(shù)據(jù)進(jìn)行調(diào)理，轉(zhuǎn)換成可被雜散光測(cè)試設(shè)備上的圖像采集卡識(shí)別的格式，然后傳輸至計(jì)算機(jī)做進(jìn)一步處理。整個(gè)設(shè)計(jì)考慮了數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性、高速電路設(shè)計(jì)和電磁兼容(electro-magnetic compatibility，EMC)性設(shè)計(jì)。實(shí)驗(yàn)表明:該信號(hào)調(diào)理卡能夠滿(mǎn)足將導(dǎo)引頭信號(hào)實(shí)時(shí)傳輸?shù)诫s散光測(cè)試設(shè)備的要求。

1 雜散光測(cè)試設(shè)備介紹

雜散光測(cè)試設(shè)備主要由四部分組成:

1)太陽(yáng)模擬器:太陽(yáng)模擬器是雜散光測(cè)試設(shè)備的核心。導(dǎo)引頭在飛行過(guò)程中，太陽(yáng)是最大的干擾源，雜散光測(cè)試設(shè)備主要就是測(cè)試與分析導(dǎo)引頭抗太陽(yáng)輻射雜散光的能力。太陽(yáng)模擬器在0.4～12μm波段的輻射能量光譜與大氣層外太陽(yáng)的輻射能量光譜基本一致，而紅外成像導(dǎo)引頭的工作波段正是在短波 1～3μm，中波3～5μm和長(zhǎng)波 8～10μm。

2)運(yùn)動(dòng)機(jī)構(gòu):主要包括姿態(tài)調(diào)整機(jī)構(gòu)和斬光器等。姿態(tài)調(diào)整機(jī)構(gòu)用于放置探測(cè)器，作用是實(shí)現(xiàn)探測(cè)器相對(duì)于模擬太陽(yáng)光的各種姿態(tài)的調(diào)整;斬光器提供0～10 Hz的斬光頻率。

3)探測(cè)器:雜散光測(cè)試設(shè)備配備了1～3，3～5μm和8～12μm波段的320×240面陣探測(cè)器各一個(gè)。

4)工控機(jī):雜散光測(cè)試設(shè)備的控制核心是工控機(jī)。探測(cè)器的成像數(shù)據(jù)都進(jìn)入到工控機(jī)進(jìn)行處理與分析。

測(cè)試時(shí)，將導(dǎo)引頭置于姿態(tài)調(diào)整機(jī)構(gòu)上，調(diào)整相對(duì)于模擬太陽(yáng)光的姿態(tài)，啟動(dòng)斬光器，通過(guò)對(duì)比有太陽(yáng)雜散光干擾和無(wú)太陽(yáng)雜散光干擾的情況下導(dǎo)引頭紅外探測(cè)器的成像來(lái)分析導(dǎo)引頭在飛行過(guò)程中各種姿態(tài)抗太陽(yáng)雜散光的能力。由于導(dǎo)引頭輸出的數(shù)據(jù)不能被雜散光測(cè)試設(shè)備直接接收，實(shí)際測(cè)試時(shí)，要先經(jīng)過(guò)的信號(hào)調(diào)理卡調(diào)理后進(jìn)入雜散光測(cè)試設(shè)備。

2 信號(hào)調(diào)理卡硬件電路設(shè)計(jì)

信號(hào)調(diào)理卡的控制核心為FPGA，包括LVDS接收模塊、HOTLink接收模塊、數(shù)據(jù)緩存模塊和LVDS電平匹配網(wǎng)絡(luò)，另外還有一組開(kāi)關(guān)陣列用于接收通道的選擇和圖像類(lèi)型的選擇。

2.1 總體框圖

信號(hào)調(diào)理卡總體結(jié)構(gòu)框圖如圖1所示。信號(hào)調(diào)理卡有兩路通道，一路接收LVDS信號(hào)，一路接收HOTLink信號(hào)。調(diào)理卡的輸出接PCI1422圖像采集卡，工控機(jī)讀取圖像采集卡的數(shù)據(jù)。整個(gè)硬件電路部分設(shè)計(jì)的難點(diǎn)有兩處:一是

圖1 總體框圖Fig 1 Overall block diagram

2.2 LVDS接收模塊

LVDS是一種低擺幅差分技術(shù)，電壓擺幅約±350 mV［3］。導(dǎo)引頭輸出的LVDS格式的圖像信號(hào)經(jīng)過(guò)LVDS接收電路轉(zhuǎn)換成LVTTL電平進(jìn)入FPGA。導(dǎo)引頭輸出的LVDS信號(hào)共有三路:1)像素時(shí)鐘信號(hào)YCLK+/-;2)數(shù)據(jù)同步信號(hào)YSYN+/-;3)圖像數(shù)據(jù)YDATA+/-。LVDS接收芯片采用 DS90LV048A，有四路 LVDS接收通道，供電電壓為3.3 V，能夠?qū)VDS電平轉(zhuǎn)換成LVTTL電平。為了提高傳輸速率，導(dǎo)引頭輸出的LVDS圖像信號(hào)采用雙倍數(shù)據(jù)速率(DDR)技術(shù)，即在像素時(shí)鐘信號(hào)的上下沿都傳輸數(shù)據(jù)。每一幀圖像都有幀頭數(shù)據(jù)，程序中通過(guò)檢測(cè)幀頭來(lái)確定圖像邊界。

2.3 HOTLink模塊

HOTLink是Cypress公司提出的點(diǎn)對(duì)點(diǎn)串行通信協(xié)議，并有底層物理器件支持，它是一種PECL電平［4］。HOTLink接收芯片自帶編/解碼、時(shí)鐘恢復(fù)和串并轉(zhuǎn)換功能，能將收到的串行數(shù)據(jù)以8位字節(jié)并行輸出并同時(shí)輸出接收時(shí)鐘［4］。

本文不僅設(shè)計(jì)了HOTLink接收通道，還有HOTLink發(fā)送通道，用于自檢模式下判斷數(shù)據(jù)鏈路是否正常。采用二代HOTLink芯片CYP15G0101，集收發(fā)于一體，單通道，驅(qū)動(dòng)電壓3.3 V，最高傳輸速率1.5 GHz。為了更好地抑制共模干擾，端口采用變壓器隔離，如圖2所示，變壓器型號(hào)為PULSE公司的PE65508。

圖2 隔離電路Fig 2 Isolation circuit

2.4 數(shù)據(jù)緩存模塊

為了保證導(dǎo)引頭圖像數(shù)據(jù)完整性，采用乒乓操作，即采用兩片SRAM做數(shù)據(jù)緩存，先寫(xiě)一幀圖像到一片SRAM，然后在寫(xiě)另一片SRAM的同時(shí)發(fā)送已存儲(chǔ)的一幀。導(dǎo)引頭輸出的串行圖像數(shù)據(jù)傳輸速率最高達(dá)400Mbps，一幀圖像像素大小不超過(guò)128×128，這就要求數(shù)據(jù)緩存器件有較高的存取速度，且至少要有存儲(chǔ)一幀圖像的容量。SRAM型號(hào)選用 IS61LV25616AL—10T，存儲(chǔ)容量 256 k，16 位深，每一位最高存取速率在133 Mbps以上，能夠滿(mǎn)足要求。

2.5 阻抗匹配

無(wú)論是LVDS信號(hào)傳輸還是HOTLink信號(hào)傳輸，速率都很高，必須考慮信號(hào)的阻抗匹配。對(duì)于LVDS信號(hào)，需要在信號(hào)通道終端跨接1只100Ω的電阻器到差分線(xiàn)上，以減少終端反射和電磁干擾;對(duì)于HOTLink信號(hào)，傳輸電纜特征阻抗是75Ω，所以，應(yīng)該在發(fā)送通道的差分線(xiàn)上各串接1只37.5Ω的源端匹配電阻器，在接收端差分線(xiàn)上跨接1只100Ω的終端匹配電阻器，以減少信號(hào)的源、終端反射和電磁干擾。

2.6 EMC設(shè)計(jì)

由于測(cè)試現(xiàn)場(chǎng)的電磁環(huán)境比較惡劣，必須考慮EMC設(shè)計(jì):

1)電路板采用6層板，從頂層到底層分別為信號(hào)、地、信號(hào)、地、電源和信號(hào)。

2)TTL信號(hào)和LVDS信號(hào)、HOTLink信號(hào)盡量分層走線(xiàn);

3)盡量減少過(guò)孔數(shù)量，重要信號(hào)線(xiàn)周?chē)蛔呔€(xiàn);

4)差分線(xiàn)走線(xiàn)長(zhǎng)度盡量短且等長(zhǎng)，避免90°走線(xiàn)，而用45°折線(xiàn)或圓弧代替;

5)使用金屬外殼封裝，傳輸線(xiàn)纜采用屏蔽線(xiàn)。

3 FPGA程序設(shè)計(jì)

調(diào)理卡的程序設(shè)計(jì)采用VHDL語(yǔ)言編寫(xiě)，總流程圖如圖3所示。

圖3 總流程圖Fig 3 Overall flow chart

首先，通過(guò)外置開(kāi)關(guān)選擇當(dāng)前接收模式是LVDS模式還是HOTLink模式，LVDS模式下對(duì)接收到的數(shù)據(jù)先進(jìn)行串并轉(zhuǎn)換。2種模式下都要檢測(cè)到幀頭數(shù)據(jù)后再開(kāi)始存儲(chǔ)。數(shù)據(jù)的存儲(chǔ)采用乒乓操作的方式，按幀存取，存儲(chǔ)一幀圖像至一片SRAM的同時(shí)讀取另一片SRAM中的圖像數(shù)據(jù)發(fā)送至采集卡。

需要注意的是，信號(hào)調(diào)理卡在向PCI 1422圖像采集卡發(fā)送數(shù)據(jù)時(shí)，必須嚴(yán)格按照PCI 1422圖像采集卡的讀取數(shù)據(jù)時(shí)序。PCI 1422圖像采集卡采集面陣圖像采集有兩路使能信號(hào):幀使能信號(hào)(frame enable，用VSYNC表示)和行使能信號(hào)(line enable，用HSYNC表示)。行與行之間至少要有3個(gè)像素時(shí)鐘周期的間隙銷(xiāo)毀使能。幀與幀之間至少要有3個(gè)行周期的間隙銷(xiāo)毀時(shí)間。

4 實(shí)驗(yàn)

導(dǎo)引頭輸出的LVDS圖像像素128×128，14位深，幀頻最高100 Hz;HOTLink圖像像素128×128，14位深，幀頻最高150 Hz。實(shí)驗(yàn)內(nèi)容為自定義一幅實(shí)驗(yàn)圖像，分別以100 fps的LVDS格式和150 fps的HOTLink格式發(fā)送，然后經(jīng)信號(hào)調(diào)理卡調(diào)理后傳輸?shù)焦た貦C(jī)上顯示出來(lái)。

實(shí)驗(yàn)圖像是一個(gè)灰色背景方框正中嵌一個(gè)白色小方框，灰色背景框像素灰度值為8191，白色小框像素灰度值為16383。實(shí)驗(yàn)圖像像素為128×128，每個(gè)像素點(diǎn)有16位數(shù)據(jù)，包括14位圖像數(shù)據(jù)和兩位標(biāo)志位，如圖4所示。

圖4 實(shí)驗(yàn)圖像Fig 4 Testing image

使用自行研發(fā)的基于FPGA的圖像發(fā)生器作為信號(hào)源模擬導(dǎo)引頭的時(shí)序，將實(shí)驗(yàn)圖像分別以100 fps的LVDS格式和150 fps的HOTLink格式發(fā)送至信號(hào)調(diào)理卡。LVDS數(shù)據(jù)的傳輸介質(zhì)為三對(duì)雙絞線(xiàn)，HOTLink數(shù)據(jù)的傳輸介質(zhì)為75Ω同軸電纜。使用QUARTUSII 9.0自帶的內(nèi)嵌式邏輯分析儀得到LVDS格式的圖像部分時(shí)序圖和HOTLink格式的圖像部分時(shí)序圖如圖5、圖6所示。

圖5 LVDS圖像部分時(shí)序Fig 5 Partial timing of the LVDS image

信號(hào)調(diào)理卡將信號(hào)源發(fā)出的2種格式的圖像調(diào)理之后發(fā)送到工控機(jī)上顯示的圖像如圖7和圖8所示。

圖6 HOTLink圖像部分時(shí)序Fig 6 Partial timing of the HOTLink image

圖7 工控機(jī)上顯示的LVDS圖像Fig 7 LVDS image displayed on industrial control computer

圖8 工控機(jī)上顯示的HOTLink圖像Fig 8 HOTLink image displayed on industrial control computer

工控機(jī)接收到的LVDS圖像大小為128×128，幀頻為100 Hz，灰色背景框像素灰度值為8191，白色小框像素灰度值為16383;HOTLink圖像大小為128×128，幀頻為150 Hz，灰色背景框像素灰度值為8 191，白色小框像素灰度值為16383。由于乒乓操作，計(jì)算機(jī)顯示的圖像與實(shí)際圖像有一幀的延遲，如幀頻為150 Hz時(shí)延遲時(shí)間為6.66 ms，這個(gè)延遲可以在計(jì)算機(jī)上通過(guò)軟件進(jìn)行補(bǔ)償，以進(jìn)一步提高實(shí)時(shí)性。

5 結(jié)論

本文介紹了信號(hào)調(diào)理卡的硬件電路設(shè)計(jì)、程序設(shè)計(jì)和實(shí)驗(yàn)情況。連續(xù)測(cè)試表明:該信號(hào)調(diào)理卡能夠?qū)⑾袼?28×128，100 fps的 LVDS圖像和像素 128 ×128，150fps的HOTLink圖像實(shí)時(shí)、準(zhǔn)確地傳輸至上位機(jī)做進(jìn)一步分析，可以滿(mǎn)足雜散光測(cè)試設(shè)備對(duì)紅外成像導(dǎo)引頭受雜散光影響的情況進(jìn)行實(shí)時(shí)評(píng)估的要求。目前，該信號(hào)調(diào)理卡已經(jīng)成功應(yīng)用于中國(guó)空空導(dǎo)彈研究院某型雜散光測(cè)試設(shè)備上，取得了良好的效果。

［1］楊衛(wèi)平，沈振康.紅外成像導(dǎo)引頭及其發(fā)展趨勢(shì)［J］.激光與紅外，2007，37(11):1129-1136.

［2］湯錦亞，仇 力.紅外焦平面探測(cè)器在導(dǎo)彈導(dǎo)引頭上的應(yīng)用［J］.紅外技術(shù)，2002，24(2):14-17.

［3］孟令軍，張國(guó)兵，王宏濤，等.基于FPGA的LVDS高速差分接口應(yīng)用［J］.化工自動(dòng)化及儀表，2010，37(5):94-96.

［4］Cypress Semiconductor Corporation.CYP15G0101DXB Single-channel HOTLink IITMTransceiver［Z］.Semiconductor Corporation，2002.

［5］National Instrunents Corporation.NI PXI/PCI—1422 User Manual［Z］.Austin，Texas，USA:National Instruments Corporation，2007.

［6］徐志躍，張?zhí)锾?基于Camera Link的串行圖像采集系統(tǒng)設(shè)計(jì)［J］.計(jì)算機(jī)應(yīng)用，2010(6):1701-1703.