基于偽門故障模型的PTM可靠度評估方法

卜登立

基于偽門故障模型的PTM可靠度評估方法

卜登立1,2

（1. 井岡山大學電子與信息工程學院，江西，吉安 343009；2. 同濟大學軟件學院，上海 201804）

為準確評價瞬時故障對電路可靠性的影響，通過將互連線故障建模在邏輯門的輸入，建立偽門故障模型，并將之應用于基于Probability Transfer Matrix（PTM）的可靠度評估方法。在可靠度分析過程之中構建偽門并計算其PTM，從而計算出電路的PTM以及可靠度。通過對74系列電路和ISCAS85基準電路可靠度的計算驗證了偽門故障模型以及基于偽門故障模型的PTM可靠度評估方法的有效性。

瞬時故障; 電路可靠度; 偽門故障模型; 概率轉移矩陣

1 概述

隨著工藝水平的發展，晶體管的特征尺寸不斷減小[1-2]，由于電容降低，電路節點僅需很少的電荷來存儲其狀態；同時，器件工作電壓也隨工藝水平的發展有所下降，而為了降低功耗，設計者也會主動降低器件工作電壓，相應的噪聲容限也不斷降低[1]。所有這些因素使得器件更容易受來自宇宙射線的高能粒子撞擊、電容耦合、電磁干擾或電源瞬變[3-4]的影響，這些因素產生的瞬態脈沖導致電路節點狀態發生翻轉，從而產生瞬時故障，由于瞬態脈沖不會導致器件的永久損壞，因此也稱之為軟差錯[3]。瞬時故障已經成為CMOS集成電路可靠度的重要威脅[5]，因此，業界對電路瞬時故障敏感度的關注度越來越高，可靠度已經成為非常重要的設計約束，有必要在設計過程中引入可靠度指標、評估工具，以便能夠在設計階段更好的集成和遵守這些約束[5]。

電路的可靠度是指電路在規定的條件下和規定的時間內完成規定功能的概率，傳統上常用平均無故障時間來描述電路的可靠度。隨著瞬時故障對電路可靠性的影響越來越嚴重，一般都采用概率分析方法來評價瞬時故障對電路可靠性的影響，并使用信號可靠度來表示電路的可靠度[6]。要在電路設計時評價瞬時故障對電路可靠性的影響，需要建立能夠反映瞬時故障行為的概率模型，設計電路可靠性分析工具，分析電路對故障固有的屏蔽作用，從而定量地評價電路的可靠度，對電路設計進行指導，選擇高可靠性設計或者對電路進行改進以提高電路的可靠度。近些年來，在門級對瞬時故障進行建模并進行可靠性分析受到了廣泛關注，如基于PGM（Probabilistic Gate Model）的解析可靠度評估方法[7]、Single-Pass可靠度分析方法[8]、四態信號概率和Two-Pass可靠性分析方法[9]以及基于概率轉移矩陣（Probability Transfer Matrix, PTM）的可靠度評估方法（簡稱為PTM可靠度評估方法）[10]，在這些方法中，PTM可靠度評估方法的評估結果最為準確[6-7,10]。

隨著特征尺寸的減小，在制造過程中由于粒子入侵晶圓表面從而導致了電路中互連線的開路或短路缺陷[11]，另外隨著互連線尺寸的收縮電遷移已成為互連線失效的主要原因，導致互連線間的短路或開路[7]，使得互連線的可靠度降低，因此在對邏輯電路進行可靠度評估時有必要考慮互連線故障的影響，并在門級建立能夠描述互連線故障行為的故障模型。然而當前的PTM可靠度評估方法并沒有考慮互連線的故障。本文考慮互連線故障對電路可靠度的影響，建立偽門（Pseudo Gate，PG）故障模型，將PG故障模型應用于PTM可靠度評估方法，使之除了能夠分析邏輯門的故障對電路可靠度的影響之外，還可以分析電路中互連線的故障對電路可靠度的影響，并通過實驗驗證了PG故障模型以及基于PG故障模型的PTM可靠度評估方法的有效性。

2 PTM可靠度評估方法

PTM可靠度評估方法使用矩陣描述電路的行為，PTM用于描述電路的故障行為，理想轉移矩陣（Ideal Transfer Matrix,）則描述電路的無故障行為，電路元件的/由真值表獲得，整個電路的/根據電路元件的連接方式，采用張量積以及矩陣乘法計算獲得。整個電路的對應于其真值表，描述了電路的功能，而/的計算過程則反映了電路的結構以及邏輯門對故障的固有屏蔽作用。下面對可靠度評估方法進行簡要說明，更多關于可靠性評估方法的細節可以參考文獻[6,10]。

2.1 電路PTM / ITM計算

圖1 示例電路C1

圖1給出了一個具有3個PI，1個PO的示例電路C1，圖中給出了該電路的分級情況，其的計算如式（3）所示。

2.2 電路可靠度計算

通過上節所介紹的方式計算得到整個電路的和后，可按式（4）計算電路的可靠度。

由于在電路輸入數較多或者電路規模較大時，為求解電路的和，就算采用ADD存儲和，依然不能很好解決存儲空間過大的問題。為了降低時間和空間復雜度，文獻[6]提出了對電路進行分割的方法，將規模較大的分級分割成若干模塊，然后按照上述方法計算每個模塊的可靠度，電路的可靠度則為各個模塊可靠度的乘積。本文采用了文獻[6]中的電路分割方法。

3 基于偽門故障模型的PTM可靠性評估方法

3.1 偽門故障模型

由于互連線連接電路中2個基本電路單元，互連線上發生的瞬時故障會對電路的可靠度產生影響，該影響可能是正面的，也可能是負面的，下面以圖2為例進行說明。

圖2 互連線示意圖

圖2中的互連線W1連接兩個邏輯門G1和G2，假設W1發生瞬時故障，如果G1的輸出是正確的，則導致G2的輸入發生差錯；如果G1的輸出是錯誤的，則由于W1發生了瞬時故障，使得G1的輸出發生狀態翻轉，則導致G2的輸入成為正確的輸入，這體現了多故障的固有屏蔽作用。可見，互連線發生瞬時故障時，將對其所連接的后續單元的輸入產生影響，如果將邏輯門的每個輸入都看作一個單入單出的緩沖器或單元門，則可以將互連線的故障抽象為單元門的故障。將單元門和邏輯門作為一個PG，可以同時考慮出現在互連線以及邏輯門的瞬時故障，并采用概率分析方法來分析瞬時故障對電路可靠度的影響。圖3給出一個2-輸入與門的PG故障模型。

圖3 輸入與門PG故障模型

一個PG可看作是由若干個單元門（個數由邏輯門的輸入數決定）和邏輯門構成，使用描述PG的故障行為，可先根據單元門和邏輯門的真值表分別構建單元門和邏輯門的，然后通過矩陣運算獲得PG的；由于描述的是PG的無故障行為，因此PG的就是邏輯門的。

3.2 采用PG模型時電路可靠度的計算

本文將PG模型應用于PTM的電路可靠性評估方法，通過計算電路的PTM來計算電路的可靠度。采用PG模型需要對可靠度評估方法加以修改，在每一級電路的計算過程中構建PG并通過如式(6)所示的方式計算PG的。下面以圖1所示電路C1為例說明采用PG模型時電路的計算，電路的分級以及PG的構建如圖4所示。

圖4 電路C1的 PG構建

該電路共有5個邏輯門，因此需要構建5個PG，每一級的通過該級內電路元素的間的張量積計算得到，整個電路的則按照分級次序通過各級間的矩陣乘積計算得到。電路C1的的計算方法如式（7）所示。

由于已經將互連線的故障建模在PG中，此時的互連線可以看作是無故障的，因此在構建電路的的過程中，使用互連線的進行運算。整個電路的則和不采用PG模型時電路的計算方式完全相同。

在整個電路的以及計算出后，則可以使用式（4）來計算電路的可靠度。此時的計算結果則表示，在給定輸入信號概率以及互連線和邏輯門故障概率的情況下，電路C的輸出不發生錯誤的概率。

4 實驗及結果分析

電路中各個門發生瞬時故障的概率可以根據物理實驗結果、所處地理位置和海拔高度等信息進行估計，互連線發生瞬時故障的概率也可以根據版圖敏感度、線寬、線高等信息進行估計。由于這些工作超出了本文的范圍，因此本文在實施實驗時對邏輯門以及互連線發生瞬時故障的概率進行適當假設，這也是當前的研究工作中普遍采取的方式。

基于PG故障模型的PTM可靠度評估方法使用C++實現，實驗選取11個ISCAS85基準電路進行測試，程序運行的軟件環境為Windows 7 Home Basic操作系統，硬件環境為CORE i3-2350 2.3GHz CPU 2GB RAM。實驗結果如表1所示。

表1 電路可靠度評估實驗結果

由實驗結果可以看出，盡管存在著互連線、邏輯門以及電路結構的固有屏蔽作用，考慮互連線的故障后，電路的可靠度均有所下降，特別是當電路中的門數較多時，例如C3540、C5315、C6288和C7552，電路可靠度下降較為明顯。這表明了將互連線故障建模在邏輯門的輸入是合理的，同時也驗證了PG模型的有效性。

另外，由于采用PG模型后，在可靠度評估過程中需要構建PG，因此電路可靠度評估的時間有所增加，但從實驗結果來看，和不采用PG模型時的相比，對這些測試電路而言，平均時間開銷為11.25%。

5 結束語

隨著工藝水平的發展，晶體管的特征尺寸不斷減小，器件工作電壓和噪聲容限也隨之降低，互連線以及邏輯門對瞬時故障更加敏感，瞬時故障已經成為CMOS集成電路可靠度的重要威脅。為準確評估瞬時故障對電路可靠度的影響，本文通過將互連線故障建模在邏輯門的輸入，建立了偽門模型，并將之應用于基于PTM的電路可靠性評估方法。PG模型非常靈活，對于互連線故障和邏輯門故障對電路的影響效果既可以獨立分析，也可以綜合考慮。實驗結果表明，PG模型以及基于PG模型的電路可靠性評估方法是有效的。

[1] Smith K C, Wang A, Fujino L C. Through the Looking Glass - Trend tracking for ISSCC 2012[J]. IEEE Solid-State Circuits Magazine, 2012, 2: 4-20.

[2] Iwai H. Roadmap for 22 nm and beyond[J]. Microelectronic Engineering, 2009, 86: 1520-1528.

[3] Ramanarayanan R, Degalahal V, Krishnan R, et al. Modeling soft errors at the device and logic levels for combinational circuits [J]. IEEE Transactions on Dependable and Secure Computing, 2009, 6(3): 202-216.

[4] Miskov-Zivanov N, Marculescu D. A systematic approach to modeling and analysis of transient faults in logic circuits [C]. Proceedings of the 10th International Symposium on Quality of Electronic Design, San Jose, 2009: 408-413.

[5] Nicolaidis M. Soft errors in modern electronic systems [M]. New York: Springer, 2011: 1-3, 105-137.

[6] 王真, 江建慧. 基于概率轉移矩陣的串行電路可靠度計算方法[J]. 電子學報, 2009, 37(2): 241-247.

[7] Han Jie, Chen Hao, Boykin E, et al. Reliability evaluation of logic circuits using probabilistic gate models [J]. Microelectronics Reliability, 2011, 51(2): 468-476.

[8] Choudhury M R, Mohanram K. Reliability analysis of logic circuits [J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2009, 28(3): 392-405.

[9] Franco D T, Vasconcelos M C, Naviner L, et al. Signal probability for reliability evaluation of logic circuits [J]. Microelectronics Reliability, 2008, 48(8-9): 1586-1591.

[10] Krishnaswamy S, Viamontes G F, Markov I L, et al. Probabilistic transfer matrices in symbolic reliability analysis of logic circuits [J]. ACM Transactions on Design Automation of Electronic Systems, 2008, 13(1): 8:1-8:35.

CIRCUIT RELIABILITY EVALUATION BASED ON PSEUDO-GATE MODEL

BU Deng-li1,2

（1. School of Electronics and Information Engineering, Jinggangshan University, Ji’an, Jiangxi 343009, China;2. School of Software Engineering, Tongji University, Shanghai 201804, China）

To evaluate accurately the impact of transient fault in logic circuit, a pseudo-gate (PG) model is proposed through modeling interconnection fault at the input of logic gate, and applied in probability transfer matrix (PTM) based circuit reliability evaluation method. PG is constructed and its PTM is computed in the process of reliability evaluation, in this way the circuit PTM is obtained and the circuit reliability is calculated. The effectiveness of PG model based reliability evaluation method is validated by computing the reliability of ISCAS85 benchmark circuits.

transient fault; circuit reliability; pseudo-gate fault model; probability transfer matrix

TP331，TP202+.1

A

10.3969/j.issn.1674-8085.2012.05.013

1674-8085(2012)06-0056-05

2012-04-12；

2012-09-24

卜登立(1975-)，男，河北定州人，副教授，博士生，主要從事VLSI設計和可靠性評估，嵌入式計算等研究(E-mail: bodengli@163.com).