10G 突發(fā)模式限幅放大器的快速共?；謴?fù)與失調(diào)校準(zhǔn)方法

豆飛娟，王志亮*，姜亞偉，譚庶欣

(1.南通大學(xué)信息科學(xué)與技術(shù)學(xué)院，江蘇 南通226000，2.南京美辰微電子有限公司，江蘇 南京 210000)

隨著光纖接入(Fiber To The x，F(xiàn)TTx)技術(shù)的快速發(fā)展，無(wú)源光網(wǎng)絡(luò)(Passive Optical Network，PON)技術(shù)已成為全球接入網(wǎng)技術(shù)的主流[1-3]。PON 網(wǎng)絡(luò)下行采用連續(xù)廣播方式，不同的光網(wǎng)絡(luò)單元(Optical Network Unit，ONU)接收相同的信息并根據(jù)數(shù)據(jù)包內(nèi)的識(shí)別碼(Identity ID)進(jìn)行判斷是否接收信號(hào)；PON 網(wǎng)絡(luò)上行采用時(shí)分復(fù)用方式[4-6]，如圖1 所示，由于不同ONU 物理距離不同，導(dǎo)致鏈路損耗不同，光線(xiàn)路終端(Optical Line Terminal，OLT)接收到的突發(fā)信號(hào)在強(qiáng)度和共模兩個(gè)方面均有顯著差異。

圖1 PON 網(wǎng)絡(luò)特點(diǎn)

10G 無(wú)源光網(wǎng)絡(luò)(10-Gigabit-Capable Symmetric Passive Optical Network，XGS-PON)的協(xié)議或標(biāo)準(zhǔn)中，對(duì)信號(hào)共?；謴?fù)時(shí)間的遠(yuǎn)期目標(biāo)是小于25.6 ns。因此，對(duì)BM-LA 設(shè)計(jì)中的高速共模恢復(fù)與高速失調(diào)校準(zhǔn)提出了巨大挑戰(zhàn)[7]。

文獻(xiàn)[8]采用電阻電容(Resistance Capacitance，RC)平均的方法將共?；謴?fù)時(shí)間控制為150 ns。文獻(xiàn)[9]采用直流(Direct Current，DC)耦合及可變帶寬直流失調(diào)校準(zhǔn)(Direct Current Offset Calibration，DCOC)方式進(jìn)一步將共?；謴?fù)時(shí)間縮短至75 ns。文獻(xiàn)[10]采用直流耦合及高速模數(shù)轉(zhuǎn)換器(Analogto-Digital Converter，ADC)的方式將突發(fā)信號(hào)的共模恢復(fù)時(shí)間縮短至2.24 ns，但是該方案中的DCOC 環(huán)路需要一個(gè)高達(dá)6.25 GHz 時(shí)鐘源，且DCOC 環(huán)路中的數(shù)字電路與數(shù)模轉(zhuǎn)換器(Digital-to-Analog Converter，DAC)均需工作在6.25 GHz 的速率，設(shè)計(jì)難度極大，工藝要求高，成本高，不適合低成本XGSPON 接收機(jī)的設(shè)計(jì)。

本文提出了一種適用于XGS-PON OLT BM-LA的共?；謴?fù)與直流失調(diào)校準(zhǔn)電路的低成本設(shè)計(jì)方案。DCOC 電路采用單次數(shù)字校準(zhǔn)方式，降低了DCOC 環(huán)路設(shè)計(jì)復(fù)雜度和芯片成本；采用可變時(shí)間常數(shù)的方法可將共?；謴?fù)時(shí)間縮短至14 ns，滿(mǎn)足XGS-PON 需求，適用于突發(fā)工作系統(tǒng)。

1 BM-LA 直流失調(diào)校準(zhǔn)電路設(shè)計(jì)

圖2 為PON OLT 接收機(jī)的典型結(jié)構(gòu)框圖。主要由光電檢測(cè)器(Avalanche Photodiode，APD)與突發(fā)模式跨阻放大器(Burst Mode-Transimpedance Amplifier，BM-TIA)組裝成光接收組件(Receiver Optical Subassembly，ROSA)，ROSA 通過(guò)軟帶與突發(fā)模式限幅放大器(Burst Mode-Limiting Amplifier，BMLA)進(jìn)行連接。為了提高不同芯片或廠商之間的兼容性，ROSA 與BM-LA 往往采用AC 耦合。

圖2 PON OLT 接收機(jī)框圖

1.1 BM-LA 共?；謴?fù)與DCOC 設(shè)計(jì)

圖3 為推薦的BM-LA 共模恢復(fù)及DCOC 的方法原理框圖，主要由RC_CONTROL、LA 和DCOC 三個(gè)部分組成。其中RC_CONTROL 為時(shí)間常數(shù)控制單元；LA(Limiting Amplifier)為限幅放大器，DCOC為直流失調(diào)校準(zhǔn)單元。

圖3 BM-LA DCOC 方案

1.2 RC_CONTROL 模塊

傳統(tǒng)簡(jiǎn)單的AC 耦合突發(fā)模式接收機(jī)中共?；謴?fù)時(shí)間與信號(hào)低頻能量損失是一對(duì)相互制約的指標(biāo)，即效率與精度之間存在折中[11-13]。本方案采用動(dòng)態(tài)時(shí)間常數(shù)的方法來(lái)解決效率與精度之間的矛盾，RC_CONTROL 相關(guān)設(shè)計(jì)參數(shù)如表1 所示。

表1 RC_CONTROL 相關(guān)設(shè)計(jì)參數(shù)

表2 DCOC 電路主要設(shè)計(jì)參數(shù)

突發(fā)輸入初始階段，復(fù)位信號(hào)RST ＝1，RC 時(shí)間常數(shù)為τ＝0.4 ns，僅需4 ns(10τ)即可將輸入共模恢復(fù)至99.99%?？紤]到前級(jí)端口匹配引入的25 Ω(50//50)電阻，RST＝1 時(shí)，R由10 Ω 增加至35 Ω，時(shí)間常數(shù)τ增大至3.5 倍，共?；謴?fù)時(shí)間增加至14 ns，仍然滿(mǎn)足XGS-PON 系統(tǒng)最小25.6 ns 的指標(biāo)要求。RST 結(jié)束后，RST ＝0，R切換為20 kΩ，此時(shí)信號(hào)鏈路中由AC 耦合引起的低頻截止頻率fLF＝200 kHz，低頻能量損失較小，滿(mǎn)足XGS-PON 系統(tǒng)要求。

1.3 DCOC 反饋通路

傳統(tǒng)連續(xù)模式DCOC 反饋環(huán)路，環(huán)路帶寬通常為MHz 甚至KHz 級(jí)別，環(huán)路工作速度無(wú)法滿(mǎn)足25.6 ns 的指標(biāo)要求。而類(lèi)似文獻(xiàn)[10]中的高速數(shù)字DCOC 環(huán)路則需要先進(jìn)的工藝，成本高。為了降低芯片成本，本設(shè)計(jì)中DCOC 校準(zhǔn)電路采用單次數(shù)控校準(zhǔn)方式，直流失調(diào)校準(zhǔn)僅在芯片上電或系統(tǒng)空閑的時(shí)候進(jìn)行。單次校準(zhǔn)結(jié)束后將電流型DAC 鎖定，同時(shí)關(guān)閉校準(zhǔn)環(huán)路中的其余電路以降低芯片功耗。

圖4 中的DCOC 模塊校準(zhǔn)電路由低通濾波器LPF、放大器F、比較器CMP、數(shù)字控制器Dig 和電流DAC 組成。其中LPF 與F 分別將直流失調(diào)進(jìn)行提取與縮放；CMP 對(duì)直流失調(diào)的極性進(jìn)行判別；Dig 根據(jù)CMP 的比較結(jié)果，增加或減小差分DAC 的輸出值，直到完成直流失調(diào)校準(zhǔn)。

圖4 DCOC 反饋通路電路原理圖

結(jié)合突發(fā)系統(tǒng)的特點(diǎn)，校準(zhǔn)啟動(dòng)時(shí)將DOC_ON置1，RC_CONTROL 中的電阻短接。該操作會(huì)使得LA 的輸入信號(hào)大幅衰減，從而大大減小了輸入信號(hào)對(duì)直流失調(diào)校準(zhǔn)環(huán)路的干擾，簡(jiǎn)化了LPF 的設(shè)計(jì)。校準(zhǔn)結(jié)束后，數(shù)字控制器Dig 將DAC 的值鎖定同時(shí)，將DOC_ON 置0，并關(guān)閉DCOC 環(huán)路除DAC 之外的電路。

1.4 仿真結(jié)果

圖5 所示為動(dòng)態(tài)RC 常數(shù)電路在突發(fā)輸入時(shí)，RST 信號(hào)對(duì)輸入波形的影響。圖5(a)中RST 始終為0，突發(fā)輸入信號(hào)恢復(fù)時(shí)間極為緩慢；圖5(b)在突發(fā)信號(hào)初始階段，RST 施加一個(gè)14 ns 脈沖，容易看出，采用動(dòng)態(tài)時(shí)間常數(shù)方法可以大大加快輸入共模電平的恢復(fù)速度。

圖5 動(dòng)態(tài)RC 常數(shù)仿真波形

圖6 所示為不同條件下輸入信號(hào)傳遞至DCOC比較器的小信號(hào)響應(yīng)。

圖6 輸入信號(hào)對(duì)DCOC 的影響

①DCOC 啟動(dòng)時(shí)，DOC_ON 始終為0，即DCOC不參與時(shí)間常數(shù)控制。若使輸入信號(hào)對(duì)比較器影響小于0 dB，低通濾波器LPF 的帶寬需低至1 kHz；

②DCOC 啟動(dòng)時(shí)，DOC_ON 設(shè)置為1，該信號(hào)控制RC_CONTROL 進(jìn)入復(fù)位狀態(tài)，此時(shí)即使LPF 帶寬增大至200 倍(200 kHz)，輸入信號(hào)到達(dá)比較器時(shí)仍有20 dB 以上的衰減。因此采用協(xié)同設(shè)計(jì)，可將LPF 帶寬指標(biāo)由1 kHz 放寬至200 kHz，低通濾波器LPF 電路占用的芯片面積縮小200 倍，降低了芯片成本。

仿真結(jié)果表明了快速共模恢復(fù)與失調(diào)校準(zhǔn)電路的有效性，僅需14 ns 即可將輸入共模電平恢復(fù)至99.99%，且DCOC 環(huán)路簡(jiǎn)單極易實(shí)現(xiàn)。

表3 給出了已發(fā)表的BM-LA 設(shè)計(jì)參數(shù)對(duì)比。從表3 中可以看出文獻(xiàn)[10]采用直流耦合及高速數(shù)模轉(zhuǎn)換方式將突發(fā)信號(hào)的共?；謴?fù)時(shí)間縮短至2.24 ns，該方案中的DCOC 環(huán)路需要一個(gè)6.25 GHz時(shí)鐘源，且DCOC 環(huán)路中的數(shù)字電路與DAC 均需工作在6.25 GHz 速率，電路結(jié)構(gòu)復(fù)雜，對(duì)工藝要求高，成本高。本文提出的設(shè)計(jì)方案，突發(fā)信號(hào)共?；謴?fù)時(shí)間是14 ns，且DCOC 電路結(jié)構(gòu)簡(jiǎn)單，成本低。

表3 BM-LA 相關(guān)共模恢復(fù)時(shí)間與失調(diào)校準(zhǔn)的最新設(shè)計(jì)匯總

綜上所述，本文提出的設(shè)計(jì)方案是少數(shù)滿(mǎn)足XGS-PON 協(xié)議標(biāo)準(zhǔn)規(guī)定的25.6 ns 恢復(fù)時(shí)間需求方案中DCOC 電路結(jié)構(gòu)最簡(jiǎn)單的。該方案降低了芯片成本，適用于XGS-PON 接收機(jī)。

2 結(jié)束語(yǔ)

本文提出了一種適用于XGS-PON OLT BM-LA的共?；謴?fù)與直流失調(diào)校準(zhǔn)的設(shè)計(jì)方案，采用單次校準(zhǔn)的DCOC 與共?；謴?fù)協(xié)同設(shè)計(jì)，大大降低了DCOC 環(huán)路設(shè)計(jì)的復(fù)雜度，降低了芯片成本。仿真結(jié)果表明，優(yōu)化后的電路可在14 ns 內(nèi)完成共模恢復(fù)，失調(diào)校準(zhǔn)環(huán)路中低通濾波器電路占用面積縮小200 倍，適合低成本XGS-PON 接收機(jī)的設(shè)計(jì)。