數字電路教學過程中的問題研究與對策

戴毓虎，何 展，望 超

（1.武漢工程科技學院 湖北 武漢 430200；2.成繹半導體（蘇州）有限公司 四川 成都 610110）

數字電路課程已經成為高校工科電氣電子類和計算機類專業的必修基礎課程[1]，本文以武漢工程科技學院為例，通過分析該校電子信息工程技術專業師生在數字電路教學過程中所發現的問題，思考了數字電路教學過程中教學方法的改進對策。

1 目前數字電路教學過程中存在的問題

電子信息工程技術為武漢工程科技學院的專科專業，學生的生源為各省市自治區的高考末端分數考生，課程安排在大一的下學期進行，實際教學過程中會存在以下問題：

①大部分學生的數學和物理基礎弱，而且有部分學生在中學階段屬于文科考生，在高中階段缺乏應有的理工科素養，對課程中最基礎的邏輯代數公式定理的理解與證明存在較大問題。學生的基礎不同是必須考慮的問題，課堂上有15%的學生能理解消化，其余的基礎能力偏低。

對全校2022 級電子信息工程技術202 名學生做了匿名抽樣調查，統計了53 名學生2022 年高考的數學和物理分數。其中數學最高分為100 分，有5 位學生物理分數因高考選考了歷史為0 分。分析如圖1 所示的學生高考數學物理分數隨機抽樣散點統計，可知數學物理絕對分值集中在20―60 分之間，所占比例超過84.9%。

圖1 學生高考數學物理分數隨機抽樣散點圖

②課程教材選擇需要精挑細選。在教學過程中發現《數字電路與邏輯設計》這本教材中內容和編輯有幾處紕漏，影響了教材的參考作用。另外，需要挑選更貼近學校教學實際，調動學生積極性的教材，數字電路課程近8 個學期選用教材如表1 所示。

表1 數字電路課程近8 個學期選用的教材

③學生學習過程中有畏難心理，同時缺少主動學習意愿。因為本身基礎弱，聽不懂課堂上教師的教學內容，進而產生畏難心理，如此往復，課程的學習就會越來越難。大多學生認為自己上大學是為了獲得一紙文憑、及格即可，沒有終身學習、熱愛學習的認知和意愿。誤認為學校層次不高、學風不好，所以自暴自棄。教師的思政案例往往也屬于國家和社會層面的優秀案例，學生覺得離自己很遙遠，難有共情效應與激勵。

④學生的綜合能力難以提升。本課程的考核方式是以閉卷考試為主，卷面成績占60%，平時成績占40%，然而實驗課成績僅占平時成績的50%，且實驗報告只占實驗成績的50%。實驗最終成了考試的輔助甚至配角，導致學生根本不會基本操作，出現理論不會、動手也不會的情況，日后難以適應用人單位的要求。

⑤教學方法不適應新時代大學生的發展。課堂都是常規的教室布局，教師在講臺上講，學生在底下聽，教師點名回答問題然后講解。學生少有良好互動，整體上難以積極投入教學中。

⑥學生在不同課程學習之間沒有關聯能力，部分學生學完電路基礎在數字電路的課堂上就不知道有元件約束、拓撲約束，使專業學習成為碎片記憶，不能連點成線。

⑦學生缺少對教材經典理論的深刻理解，不滿足用人單位的需求，實踐認知方面缺少近距離接觸半導體企業設計、生產流程的機會。企業一般對數電基礎要求不高，只需要學生對數電有本質的了解即可，但往往學生連最基礎的知識都沒有掌握好。不了解數字電路是什么，不知道數字信號跟模擬信號的區別以及如何跟模擬系統互相交互。

2 未來數字電路教學方法的改進

①因材施教，分組教學。統計學生的高考數學物理成績，按從高到低做排序，按排序將各班同學分成1、2、3 組，對每組的課堂學習任務做細分說明，課后作業做細分，從而實現分層教學的目的。課程實驗課的實驗部分每次分為3―4 階段實驗，從基礎到綜合。每次當堂檢查實驗情況判分時，會根據學生掌握的情況，對應檢查不同難度的實驗并跟學生溝通有無。

②加大對學生組合邏輯電路的獨立分析與設計能力的要求，力爭分組1、2 的學生能消化吸收基本的時序邏輯電路的分析與設計。不局限于教材，把教材作為參考書。近年來，教育部向全國高校推出了不少在線學習平臺[3]，當學生課后在這些平臺遇到比較好的知識點講解和實例時認真學習記錄，然后在課堂上與師生分享。

③正向積極引導。按照中央和教育部精神深入開展課程思政，提升學生的主人翁意識，進而養成能吃苦、愛學習、求進步的品質。

每次課在講完實驗原理開始實驗前，要求每小組在教室現有的試驗箱內清理74 系列芯片，將找齊芯片元器件速度在前五的組記錄到實驗報告上，作為加分依據。以此強化學生節約資源、“艱苦”學習的意識。與此同時，也能加深學生對元器件的認知印象。

④改變應試教育的評價觀，培養學生學習興趣。在教學過程中，鼓勵學生多提問題，多重復課程體系難點中的銜接點，比如算術運算與邏輯運算的聯系與區別、邏輯函數的代數法化簡與卡諾圖化簡的異同、基本邏輯門是組合邏輯電路的必有元器件、觸發器是時序邏輯電路的必有元器件等。重視新知識點的承前啟后，讓學生體會到知識的溫度。鼓勵學生的參與，培養學生積極進取的意識，讓學生通過不懈追求實現數字電路知識以及綜合能力提升。

⑤在實驗課堂上實現理論與實踐的升華，做到以學生為主。教師在實驗課上就實驗原理、目的，實驗儀器、設備、元器件做重點講解[4]，然后學生以2 人為1 組開始實驗，針對學生具體的實驗想象與問題分組交流和解答。當學生完成實驗后，要求其能講清楚原理。同時鼓勵前3 組做出來的學生作為課堂助教去指導不會做的學生，以期達到朋輩引領的效果。

⑥升華不同電子信息專業課程之間的彼此聯系，打通學生專業課學習的“任督二脈”，使得學生在電路分析基礎、模擬電路、數字電路、信號與系統、單片機等課程的學習中積極融合專業認知[5]，養成基本的專業素養。

⑦加強與成繹半導體（蘇州）有限公司的技術交流，推薦低年級感興趣的學生在校學習和使用成繹半導體的產品方案，實現電子設計綜合實踐能力的提升。后期鼓勵理解透徹的學生去做研發助理。另外，也可將企業在項目實戰中對學生素質的要求帶入課堂教學。舉例來說，成繹半導體公司的研發負責人反饋實戰中新進應屆畢業生在數字電路認知上的一些問題：a.雖然數字信號是以布爾代數作為基礎，但它不是憑空來的，其實它就是特殊模擬信號。b.時序邏輯的時鐘起什么作用？模擬振蕩器，實現數字電路對檢測到的信號進行采樣。c. 講到觸發器大家都會看到CLK（時鐘脈沖），其實際上是模擬震蕩器產生的。d.關于Setup 和Hold 時間，一般集成電路先會功能仿真，然后就要用這兩個參數進行時序仿真。e.觸發器上升沿觸發，實際器件都不是理想的，需要在上升沿的位置保證觸發器輸入信號提前到來，然后在上升沿之后還要保持一段時間。f.項目實踐中，組合邏輯可能有毛刺，這種情況要知道原因，同時也需要判斷是否會有功能的影響，這個毛刺對功能沒影響就不用處理。成繹半導體的某一項目實戰中就出現輸出信號波形的毛刺只出現在觸發器時鐘不起作用的階段，沒做處理，絲毫不影響產品性能。

3 結語

本文針對武漢工程科技學院師生在數字電路教學過程中發現的問題進行研究，做了對應的思考與教學實踐，取得初步的教學成效。后期會繼續深挖電子信息工程專業課堂中的教學研究點，并思考改進對策。期望做到對學生因材施教，使課堂教學內容既基礎又經典，選用更生動、更貼近學生的教材，更好地融入思政元素，在專業領域樹立學生能吃苦、愛學習、求進步的學習品質。