片上雷達技術研究進展及發展趨勢

羅 健， 段宗明

(中國電子科技集團公司第三十八研究所， 安徽合肥 230088)

0 引 言

雷達是利用電磁信號探測并定位目標的復雜電子設備，早在一戰期間，英國人第一次把雷達試驗系統用到了戰場上，用于搜索和警戒來襲的德國飛機；二戰期間，雷達的功能、技術能力和水平得到了快速發展，在戰場上擔負越來越重要的角色。用于軍事用途的早期的雷達大多為地面設備，受器件水平和處理能力的限制，其功率孔徑和設備量通常都較為龐大。從20世紀60年代開始，隨著微電子和計算機技術的飛速發展，雷達性能不斷提升，形態不斷發生變化，應用場景從軍用領域向民用領域滲透，雷達技術被認為是一項“古老而不斷演進”的技術。目前，在軍用領域的無人機、無人戰車、手持感知設備等小型化作戰裝備、精確攻擊武器導引頭設備等在戰場中擔負著越來越重要的作用；在民用領域，智能駕駛、生命探測、安檢成像、手勢識別等產業快速發展，這些場景都對雷達小型化、低功耗、低成本等提出了更加苛刻的需求。微電子和半導體技術的快速發展為雷達小型化提供了新的契機，先進集成電路芯片和先進封裝技術使得雷達系統集成度越來越高，體積、功耗和成本持續降低。目前，高度集成的小型化雷達甚至芯片化雷達在無人機、智能汽車、安檢成像、手勢識別等民用領域已經獲得突破和應用。

地面遠程監視雷達為了獲得好的探測威力，通常采用較大的雷達功率孔徑積，美國的THAAD系統配置的AN/TPY-2雷達系統，天線陣面孔徑為9.2 m，安裝有3萬個天線單元，雷達系統重量超過30 t。由于受飛機平臺重量、空間和功耗的限制，機載雷達規模要小很多，美國早期的AN/AWG-9機載火控雷達，直徑0.91 m，雷達重量612 kg，是當時最大的機載火控雷達；到了2005年，配裝F-22的AN/APG-77多功能機載火控雷達，具有十幾種工作模式，雷達天線直徑為1 m，隨著芯片集成度的提高和硅功率芯片效率的提升，其重量降為200 kg，減輕了2/3。在民用領域，用于智能駕駛汽車進行車外環境感知的車載雷達是典型的應用，2016年德國大陸公司推出的77 GHz雷達傳感器尺寸僅為137 mm×91 mm×31 mm，最大探測距離超過250 m。2019年，Bell實驗室發布了基于硅基高集成度芯片的94 GHz相控陣雷達，尺寸僅為32 mm，比硬幣還小。2021年，IMEC發布的145 GHz芯片化雷達，其芯片尺寸僅為6.5 mm，工作帶寬達13 GHz，距離分辨率優于30 mm。由此也可以看出，雷達系統一直向小型化、微型化和高集成方向不斷發展，芯片化程度越來越高是重要發展趨勢之一。2006年，加州理工學院最早提出將雷達模塊包括天線均在硅基片上完成，從而實現了片上雷達(RoC)。利用片上系統(SoC)技術將雷達系統集成在一塊芯片上或呈現在一個模組里，形成片上雷達系統是實現雷達小型化的重要途徑，也是目前半導體與雷達技術領域前沿熱點研究方向之一。

本文在回顧目前片上雷達技術研究工作的基礎上，重點梳理片上雷達技術研究發展路徑和技術趨勢。探索和提出基于先進硅基集成電路工藝，實現片上集成多路雷達收發前端、波形產生及信號處理等雷達功能單元，同時提出結合異質異構及先進封裝技術，將整個雷達芯片集成封裝在一個模組內，開發片上雷達系統，實現雷達系統小體積、輕重量、低成本和低功耗，有望為未來小型化武器裝備提供有效的探測感知手段，也為蓬勃發展的民用雷達提供可行的技術路徑。此外，通過集成電路技術將多個雷達收發前端集成在一顆芯片上，形成可擴充片上模塊，基于這些模塊也有望構建大型復雜陣列雷達系統，滿足軍事場景中遠距離、多功能、高分辨等應用需求。

1 片上雷達系統架構

1.1 脈沖雷達、調頻連續波雷達與調相連續波雷達

目前常規片上雷達按照信號形式一般可大致分為脈沖雷達、調頻連續波(Frequency Modulated Continuous Wave, FMCW)雷達、調相連續波(Phase Modulated Continuous Wave, PMCW)雷達等不同類型，不同類型雷達的基本結構如圖1所示。脈沖雷達是目前應用較為廣泛的一種雷達，脈沖雷達的發射信號是通過脈沖調制，并經過功放和天線實現脈沖調制信號的輻射，依據多普勒效應檢測目標并計算其速度，可滿足大多數應用場景。FMCW雷達通過頻率差來計算目標距離，但通常目標距離造成的頻差和多普勒效應容易混在一起，不易區分開來，FMCW雷達需要發射多個不同斜率的連續波并來解決目標檢測模糊和虛假目標問題。在PMCW雷達系統中，發射端的基帶產生低頻的偽隨機碼，與本振混頻到射頻頻段，而在接收端將同一個偽隨機碼與混頻后的基帶信號進行相關處理，當延時恰好等于電磁波到目標來回的傳播時長時，信號處理后輸出的信號幅度最大，據此可計算出目標的距離。

(a) 脈沖雷達

(b) FMCW雷達

(c) PMCW雷達圖1 不同類型雷達基本結構

對于片上雷達而言，片上集成功放輸出功率有限，達到脈沖雷達的大功率瞬時輸出要求較為困難。但是在近距離感知場景，由于輸出功率要求大幅降低，脈沖雷達仍然可以實現片上集成，例如，2014年TI Kilby實驗室 Ginsburg等人基于65 nm CMOS工藝實現了工作在160 GHz頻段的片上脈沖雷達，用于實現短距離應用。FMCW雷達的基帶信號頻率低，處理簡單，對模數轉換器(Analog to Digital Converter, ADC)和數字基帶的速度要求小，容易實現小型化集成，在汽車雷達、手勢識別等領域廣泛應用。2018年TI公司的Ginsburg等人在國際固態電路會議( International Solid-State Circuits Conference, ISSCC)上提出了一種面向汽車雷達的3發4收的FMCW雷達芯片，該芯片基于45 nm CMOS工藝，片上集成多通道FMCW雷達，能夠實現高分辨率和適應遠、中、近距多模工作。2016年，谷歌的WANG 等人提出了一種面向手勢識別的Soli雷達，該片上雷達采用FMCW架構，能夠準確識別按鈕、轉盤等手勢操作。PMCW雷達相對于FMCW雷達，本振信號源設計更為簡單，僅需要一個單頻點的本振信號，但接收端的中頻頻率往往高于FMCW雷達，故需要更高速率的ADC。PMCW雷達易于在MIMO (Multiple Input Multiple Output)雷達陣列中提供所需的正交信號，因此PMCW雷達便于擴展到MIMO陣列中。2017年，IMEC在IEEE固態電路雜志(Journal of Solid-State Circuits， JSSC)上提出一種79 GHz頻段片上集成2×2 PMCW雷達SoC架構，單片集成兩路雷達發射、兩路接收、雷達信號產生、數據采集及雷達信號處理，通過兩片雷達SoC級聯實現4×4 MIMO系統。

1.2 相控陣雷達

相控陣雷達是發展于20世紀60年代的新型雷達架構，其通過對多個分布式雷達收發通道的相位進行調控實現空域波束形成，能夠實現靈活的波束掃描和目標跟蹤，為雷達技術的發展賦予了新的生命力。傳統的相控陣雷達由于包含了多個分立的收發通道和天線單元，其設備量和體積較為龐大，難以適應無人機、智能汽車、手勢識別等體積、成本和功耗受限的應用場景。特別是對于片上雷達系統，受芯片制造工藝和微小體積內熱流密度等因素的限制，難以獲得高的發射輸出功率和低的接收噪聲性能。

對于一個個收發單元的相控陣系統，其等效全向輻射功率(Effective Isotropic Radiated Powe, ERIP)可以表示為

=×

(1)

式中，為單個收發組件的單通道輸出功率。

若單個收發組件的單通道接收信噪比(Signal-to-Noise Ratio, SNR)為，理論上合成以后的信噪比可以表示為

=×

(2)

根據公式(1)和(2)可以看出，在同樣發射功率和接收信噪比的要求下，隨著陣元數量的增加，對單通道發射功率和噪聲性能的要求可以迅速降低。假設單個發射通道功率為20 mW，從圖2可以看出，陣元數量為10萬個時，ERIP超過110 dBm，有望實現百公里級的目標探測距離。

圖2 陣列雷達發射ERIP與陣元數量的關系

由此可以看出，通過集成電路技術將多個相控陣雷達收發前端集成在一顆芯片上，形成可擴充片上相控陣模塊，基于這些模塊有望構建大型復雜陣列雷達系統，滿足軍事場景中遠距離、多功能、高分辨等應用需求；其中，大規模毫米波、太赫茲芯片陣列在星載通信和星載雷達中已逐漸推廣使用。隨著摩爾定理的發展，硅基集成電路射頻性能持續提升，同時能實現多單元、多信號單片集成，為實現片上集成相控提供了新的契機。2004年，加州理工大學在ISSC上發布了一塊采用SiGe BiCMOS工藝實現的24 GHz相控陣接收機。在此之后美國的UCLA、UC Berkeley、UCSD、GIT，歐洲的IMEC、TU Delft、KU Leuven，日本的TIT，韓國的KAIST，國內的清華大學、電子科技大學等高校和科研院所對片上集成相控陣進行了持續的研究，片上集成陣列規模和性能不斷提升。直到今天，片上集成相控陣技術仍然是集成電路和雷達領域的重要研究熱點。這些研究工作將相控陣架構的片上雷達研究提升到新的水平，促進其在智能駕駛、高精度安檢等領域的廣泛應用。

2 雷達芯片技術

2.1 片上雷達射頻前端

雷達射頻前端是雷達系統最重要的功能單元，也是片上雷達集成的關鍵部分。隨著集成電路技術的進步，雷達射頻前端開始以GaAs為代表的Ⅲ-Ⅴ族半導體工藝實現，集成度和性能都得到了長足的提升。然而，隨著雷達系統向小型化和芯片化的進一步發展，傳統化合物半導體工藝難以實現大規模集成，特別是無法實現射頻、數?；旌霞皵底蛛娐穯纹伞谋臼兰o初開始，硅基半導體工藝制程進入深亞微米時代，晶體管的工作速度越來越快，越來越多的射頻前端芯片采用硅基半導體工藝實現。

2005年，英飛凌等公司開始采用SiGe BiCMOS工藝進行24 GHz和77 GHz毫米波雷達前端設計，并于2008年在國際射頻集成電路會議(Radio Frequency Integrated Circuits Symposium, RFIC)上發表了基于SiGe工藝實現的四通道全集成77 GHz雷達前端芯片，單片集成了四路雷達收發前端及壓控振蕩器(Voltage Controlled Oscillator, VCO)，如圖3所示。

圖3 采用SiGe工藝的四通道全集成77 GHz雷達收發芯片

片上集成相控陣雷達射頻前端是目前片上雷達研究的重要領域。早在2004年，加州理工大學就采用SiGe BiCMOS工藝實現相控陣接收機。在此之后，多個研究機構對相控陣雷達射頻前端芯片進行了深入研究，典型的工作包括：2009年Kim等人發布基于SiGe工藝的36～38 GHz的4通道相控陣射頻前端；2010年 Atesal等人提出8通道X/Ku頻段硅基相控陣射頻前端；2012年Kim等人提出基于SiGe工藝的76～84 GHz的16通道相控陣射頻接收前端；2020年，Kodak等人片上實現64單元雙極化相控陣射頻前端芯片，并基于該芯片進一步擴充至256單元相控陣陣列。

對于片上相控陣雷達而言，每個天線單元對應一路發射/接收通路，為了提高雷達探測能力和角分辨率，需要不斷增加天線口徑和天線單元數目，這樣會造成芯片的復雜度和功耗迅速提升。在相控陣雷達的基礎上，采用MIMO技術可以增大天線的虛擬口徑，實現高角分辨三維高精度掃描能力。采用MIMO技術還可以大大降低芯片硬件通道的數量，應用潛力極大。文獻[28]采用FMCW體制，在16～17 GHz波段，通過24個發射單元和24個接收單元形成576個單元的虛擬陣列并達到了較高的精度。MIMO天線配置及等效虛擬陣如圖4所示。

(a) 采用MIMO實現虛擬孔徑的原理

(b) 天線陣列圖4 MIMO天線配置及等效虛擬陣

(a) 65 nm CMOS工藝相控陣成像雷達芯片

(b) 28 nm CMOS工藝手勢識別雷達芯片模塊圖5 采用CMOS工藝雷達前端芯片

高集成度片上雷達射頻前端是應用于高精度成像、手勢識別等場景的毫米波雷達核心單元。2015年，臺灣大學的Peng 和Lee在JSSC上報道了一款采用65 nm CMOS工藝制造的具有4接收通道4發射通道并能實現3D成像的94 GHz相控陣成像雷達，該雷達通過集成的PLL產生高性能脈沖波形測量待測物體。相控陣成像雷達射頻前端芯片如圖5(a)所示。2021年，IMEC的Viswswaran等人在JSSC上發表了一款用于生命體征檢測和手勢識別的145 GHz MIMO雷達，雷達模塊如圖5(b)所示，該片上雷達前端基于28 nm CMOS工藝，集成了射頻收/發前端。

片上雷達前端在汽車雷達、5G通信、醫療成像、生命體征檢測和手勢識別等領域得到了廣泛的研究與應用，在工作頻率上已從毫米波頻段覆蓋到太赫茲頻段，向更高工作頻率提升是片上雷達技術的發展趨勢，SiGe和CMOS等硅基片上雷達技術是重要發展方向，多通道系統集成的片上雷達前端將是未來的研究重點。

2.2 片上天線技術

隨著毫米波芯片技術的發展，毫米波和太赫茲頻段雷達在近距離感知和成像等場景展現了較好的應用前景。傳統雷達芯片與天線之間通過封裝引線及板級過渡互聯，在毫米波和太赫茲頻段，寄生效應更為明顯，裝配制造精度要求更為苛刻，成為限制毫米波和太赫茲雷達廣泛應用的主要因素之一。由于毫米波和太赫茲頻段片上天線尺寸較小，為了進一步提高集成度，同時減小芯片面積以降低成本，人們提出將收發系統以及天線直接集成在一個芯片上，從而提高雷達系統集成度。片上天線(Antenna on Chip， AoC)技術也是目前芯片化雷達領域重點研究問題之一。

為了提升集成度，片上雷達通?；诠杌雽w工藝實現。然而，硅基材料的低電阻率導致片上天線輻射能量的損失較多，且不能向自由空間輻射，故而面臨著輻射增益及效率低等瓶頸問題，如圖6所示。張躍平等人對襯底減薄、離子注入、微加工和覆蓋聚焦等技術進行了總結。提出通過襯底減薄技術降低了襯底對天線的影響,從而提高天線的輻射增益和效率，并通過離子注入技術大幅度提高硅基襯底的電阻率，提升了片上天線的增益和效率。

圖6 硅基工藝片上天線的輻射情況[29]

(a) 八木片上天線[33]

(b) 添加硅透鏡的天線[30]

(c) 加載輻射器的天線[34]

(d) 多饋片上縫隙天線[34]圖7 片上天線設計舉例

如圖7(a)所示，早期張躍平等人提出60 GHz片上八木天線，其效率為5.6%，增益約為-12.5 dBi。如圖7(b)所示，為了提高效率，通過在片上天線下方添加高介電常數透鏡，可以大幅度改善片上天線的輻射效率和增益，采用這種方法可將天線增益提高10 dB。如圖7(c)所示，為了進一步提高天線增益，文獻[34]提出在片上加載輻射器方式提高天線增益，加載后的片上天線增益為3 dBi，效率為50%以上。如圖7(d)所示，為了在60 GHz頻段實現片上天線的功率合成，GiT的Hua Wang團隊應用多饋技術的縫隙天線，將多路放大器輸出功率饋電到天線上，該方案無需變壓器，有效降低系統損耗，提高了系統效率。

2.3 片上信號與數據處理技術

傳統雷達主要通過FPGA、DSP等芯片構建的雷達信號/數據處理系統來實現各項處理功能的，這種分立芯片再集成方案，不僅開發復雜，而且成本較高。而片上雷達通過將信號處理模塊與雷達射頻前端模塊進行集成，不僅大幅降低雷達系統體積和功耗，還能簡化輸入輸出接口電路，有效縮短響應時間，提升系統的整體性能。

2019年，美國Uhnder公司在ISSCC上發布了一款面向77/79 GHz頻段的雷達SoC芯片，除了集成收發前端外，片上還集成了PMCW和MIMO雷達信號處理模塊，其中包括快速傅里葉變換(Fast Fourier Transformation,FFT)硬件模塊、目標檢測與分類算法以及外設接口，相對于傳統FPGA或者DSP處理方式，實現了信號處理與射頻收發前端片上一體化集成，大幅提升了雷達系統的集成度，降低了系統體積、功耗和成本。圖8展示的是片上處理和系統整體架構以及芯片照片。

(a) 片上處理和系統整體架構

(b) 芯片照片圖8 美國Uhnder公司發布的77/79 GHz頻段的雷達SoC

2021年，谷歌在ISSCC上發布了一款面向手勢識別的57～64 GHz FMCW雷達傳感器，采用FMCW架構，片上集成了1路發射、3路接收、Chirp信號產生及FMCW雷達信號處理模塊，并安裝于谷歌的手機Pixel 4中，用于識別人的微動手勢，從而實現用戶對手機的“隔空操作”。

3 異質異構與封裝集成技術

雷達系統包含了天線、射頻前端、信號與數據處理等多個不同功能的單元，不同功能和工藝的電路模塊有時難以在同一個晶圓上實現集成，特別是功率孔徑要求較高的雷達，無法實現單片集成。因此，將雷達系統的各個單元通過異質異構集成實現片上雷達，或者采用封裝技術將多個單元集成在一個封裝內，是實現雷達小型化的重要技術途徑。異質異構集成及先進封裝技術可以將不同材質芯片進行三維集成，能夠發揮不同材質芯片的優勢，同時減小系統尺寸和功耗，提升系統工作的穩定性。圖9歸納總結了近5年片上雷達文獻中所采用的集成技術，早期的片上雷達主要以PCB板級天線加bonding wire封裝和PCB板級天線加Flip chip封裝為主流，均占比33.33%。隨著集成電路技術的發展和雷達工作頻段的提升，國內外報道的研究工作更多地采用片上天線方式，實現雷達天線與射頻系統的互聯，2021年這類研究工作占比達到了57.14%，可以預見未來片上雷達單芯片化是重要的發展趨勢。

圖9 近5年片上雷達文獻里采用的集成技術統計

3.1 異質集成技術

異質集成是將不同材料或者不同工藝的器件集成為一體的技術，晶體管級異質集成技術被DARPA(Defense Advanced Research Projects Agency)認為是實現高性能射頻前端的必由之路。如DARPA的“多樣化可用異質集成”(Diverse Accessible Heterogeneous Integration， DAHI)項目，體現了DARPA的技術發展策略。DAHI 的硅基化合物半導體材料項目已經證明可以通過多種方式將InP 異質結雙極晶體管(HBT)與亞微米硅基CMOS實現異質集成。這樣設計者能夠將復雜信號處理及自校正架構與高性能化合物半導體電子器件相結合，從而在帶寬、動態范圍和功耗方面獲得大幅的性能提升。通過對新工藝方法的開發，DAHI 項目在65 nm Si CMOS工藝平臺上異質集成了0.25 mm的InP HBTs和0.2 mm的GaN高遷移率晶體管，良品率達到99.9%。

2007年，美國學者通過將高速InP HBT器件異質集成到CMOS電路上，實現了一系列先進的自校準和自恢復技術。雖然這些技術不能通過單獨的InP基電路實現，但InP基HBT提供了更高的速度、更大的擊穿電壓和更好的晶體管匹配，圖10是異質集成截面原理圖及掃描電子顯微鏡圖像。

圖10 異質集成截面原理及掃描電子顯微鏡圖像

2015年，美國通過DARPA項目開始構建和發展硅基上化合物半導體材料異質集成的FOUNDRY能力，實現了InP、硅基CMOS、GaN和RF MEMS等多項不同工藝靈活多樣的異質集成。圖11是利用異質集成技術實現的一個典型的收發機系統。

(a) 原理框圖

(b) 異質集成收發機系統圖11 異質集成的片上雷達收發機

3.2 異構集成

異構集成技術可以將多種不同材質芯片進行三維高密度集成，是微系統的主流技術發展方向，以3D-TSV、3D-WLP、3D IC為工藝平臺的微系統集成/制造技術是國際上當前發展的代表。目前美國在三維硅基異構集成技術方面水平最高。例如：DARPA的可重構毫米波陣列(SMART)計劃通過系統級三維集成技術在薄型結構上制造完整的T/R組件，提高毫米波天線的集成水平，在0.5～10 mm的厚度上實現了5 W/cm的功率密度，在與單片集成面積相當的情況下，實現了與傳統分立模塊搭建的射頻前端相當的輸出功率。并快速開發出了目前最小封裝的多波段芯片陣列，實現可重構多波段相控陣系統。如圖12(a)所示，SMART項目在薄型結構上制造完整的T/R組件，實現了芯片化可擴充雷達陣列前端，此外，DARPA在三維電磁射頻系統(3D MERFS)計劃中，采用MEMS工藝，將毫米波雷達和通信系統的體積、重量和成本的降低幅度達到20倍以上；在傳感器結構一體化一體化(ISIS)計劃中，諾格公司成功利用WLP和3D堆疊技術實現小型化的X波段芯片化T/R組件，重量小于15 mg，尺寸僅為2.5 mm×2 mm ×0.46 mm，如圖12(b)所示。

2018年，韓國的Yeo等人采用具有選擇性的氧化鋁基襯底，實現具有3D架構的芯片級X波段T/R組件，如圖13所示。整個一體化封裝腔體內包含發射模塊、接收模塊和其他互連模塊，這些模塊均采取倒裝芯片技術集成到一體化封裝內，封裝尺寸為20 mm×20 mm×3.7 mm，封裝體積比二維結構縮小了67.4%。

(a) SMART計劃研制的芯片化可擴充雷達陣列前端

(b) ISIS計劃研制的X波段芯片化雷達T/R組件圖12 DARPA支持的面向芯片化雷達的異構集成項目

(a) 三維封裝結構

(b) 實物圖圖13 選擇性氧化鋁 T/R組件

3.3 先進封裝技術

傳統的低成本芯片級封裝(如QFN、BGA等)，一般工作頻率較低、管腳密度有限，無法適應雷達系統高頻段小型化的發展趨勢。采用低溫共燒陶瓷(LTCC)技術，可以有效集成雷達前端芯片、無源器件及天線，具有較好的射頻性能，是雷達芯片化集成的重要技術手段。圖14是用LTCC和晶圓級封裝的SiP系統，采用孔徑耦合的貼片天線在60 GHz頻段上實現5 dBi增益。

圖14 采用LTCC和晶圓級封裝的SiP系統

由于采用印刷電路工藝的LTCC技術在線寬、間距和過孔制作方面具有較大的局限性，采用半導體工藝為基礎的硅基封裝技術得到更大的發展。以TSV技術為代表的2.5D轉接板和晶圓級封裝(Wafer Level Package，WLP)技術可以有效實現異構器件的三維集成。近期涌現出大量基于扇出封裝的雷達模組成功案例，通過芯片-封裝-PCB的一體化設計，有效解決毫米波頻段三者之間寄生效應和損耗大等問題，并通過在封裝中優化枝節方法解決通道間低隔離度等問題。

在毫米波頻段，由于天線單元間距和尺寸較小，在封裝內集成天線是片上雷達系統集成的重要發展趨勢。如圖15(a)所示，芯片PAD上毫米波信號通過扇出型封裝的RDL層引出，同時天線也在RDL層實現，從而實現有源芯片、饋線與天線一體化單封裝集成。然而，毫米波頻段扇出型封裝內會產生較多的寄生輻射，運用芯片-封裝-天線整體化設計，能夠降低芯片封裝對天線輻射方向圖的影響，再通過優化天線結構可以有效提高天線性能。圖15(b)顯示了集成2×8單元MIMO陣列封裝天線的77 GHz雷達模組。該結構在封裝內部實現了多饋天線，代替傳統變壓器完成了功率合成功能，并在扇出封裝內實現MIMO功能，有效提高系統距離和角度分辨率，并極大減小了系統尺寸。

(a) 封裝模組剖面圖及芯片-封裝-天線之間寄生輻射

(b) 集成2×8封裝天線的77 GHz雷達芯片圖15 有源芯片、饋線與天線一體化單封裝集成

4 片上雷達技術發展趨勢

可以看出，無論是軍用領域還是民用領域，片上雷達技術都呈現了蓬勃發展的趨勢。高集成度射頻毫米波芯片技術、數?；旌蟂oC芯片技術的快速發展，異質異構集成、3D封裝等先進封裝技術的不斷進步，是片上雷達技術發展的重要技術驅動力。微型化武器裝備、智能感知場景、高精度探測/檢測等應用場景仍將持續牽引著片上雷達技術進一步發展，預計未來的片上雷達技術發展主要呈現以下趨勢。

4.1 硅基集成電路工藝成為主流

隨著晶體管特征尺寸不斷縮小，硅基集成電路工藝在集成度、功耗、制造成本等方面都具有明顯優勢。CMOS集成電路技術在過去的幾十年里從平面FET器件發展到了FinFET器件，如今的GAA工藝甚至可以實現1 nm器件。除了CMOS工藝外，SiGe和BiCMOS雙極型電路具備優異的高頻性能和強電流驅動能力。如圖16所示，應用于片上雷達的主流CMOS工藝，其中65 nm、40 nm和28 nm，和均超過200 GHz，其噪聲性能也比較優異，均能夠用來設計較高性能的片上雷達。硅基工藝憑借著其制造成本低，同時能實現與大規模數字電路集成等特點，使得采用硅基技術實現片上雷達的研究成為主流趨勢。目前SiGe 130 nm和CMOS 65 nm、45 nm和28 nm已成為片上雷達主要的工藝。雖然基于GaAs工藝的雷達芯片仍有很多，但近年來硅基雷達芯片的數量也呈現快速增長趨勢，如圖17所示，從2005年，硅基芯片的雷達開始嶄露頭角，到2022年硅基雷達的數量達到本世紀初的20倍，硅基雷達芯片越來越受到產業界和學術界的青睞。

圖16 半導體工藝發展

圖17 已發表基于硅基和砷化鉀芯片的雷達IEEE文獻數量

4.2 SiP/SoC是重要發展趨勢

雷達系統一直向高集成、小型化方向不斷發展，集成化程度越來越高是其重要發展趨勢。圖18梳理了近10年國內外在ISSCC、JSSC、T-MTT等主要會議和期刊上發表的雷達系統的典型研究工作，早期的研究工作主要是以雷達功能單元和子系統集成為主，隨著集成電路技術和先進封裝技術的進步，近幾年SiP甚至SoC形態的片上雷達已經開始出現，在尺寸、功耗等要求苛刻的平臺或者設備上的應用越來越廣泛。

圖18 雷達集成化發展趨勢

2017年，IBM發布了一款工作于94 GHz頻段的SiP雷達，在單個封裝內集成了4個32通道相控陣收發前端芯片、32路雙極化patch天線單元，實現了厘米級的距離精度和3D成像能力，如圖19所示。

圖19 94 GHz相控陣雷達SiP

2017年，美國伯克利無線研究中心采用130 nm SiGe BiCMOS工藝設計了一款針對移動設備的手勢識別應用芯片，其為94 GHz頻段的FMCW雷達的相控陣收發機芯片。該芯片單元輸出功率為6.4 dBm，單邊帶噪聲在94 GHz處為12.5 dB，芯片面積為7.4 mm。集成芯片和天線的雷達模塊照片如圖20所示。

圖20 集成芯片和天線的模塊照片

2021年，美國TI公司發布了一款基于45 nm CMOS工藝76～81 GHz的FMCW汽車雷達SoC。雷達的芯片照片及天線封裝如圖21所示，該雷達通過優化降低了晶體管柵電阻，在不增加功耗的情況下提高了系統性能，在140 ℃溫度下可提供大于12 dBm的輸出功率。

圖21 76～81 GHz雷達SoC芯片照片和含有天線的封裝橫截面

4.3 工作頻段持續提升，異構融合值得關注

工作頻段的提升使雷達可更容易獲得大的瞬時帶寬，從而探測精度和成像能力得到了提升；同時，高頻段芯片有源電路、無源電路及天線的尺寸都大幅減小，更有利于實現小型化和片上集成。因此，更高的工作頻段、更強的感知能力是片上雷達的重要發展趨勢。圖22反映了自2012年以來TMTT、RFIC和JSSCC發布的與片上雷達相關的典型研究工作?？梢钥闯?，早期片上雷達的前沿研究主要集中在100 GHz以下工作頻段，而近期的研究工作已經突破400 GHz，這一研究動向也符合片上雷達未來發展趨勢。

圖22 片上雷達發展趨勢

2017年，德國的IHP公司基于130 nm SiGe BiCMOS實現了一款多用途全差分的可擴展雷達系統。該系統可以工作在61 GHz和122 GHz，可適用于對動態范圍和分辨率有不同要求的應用場景。2021年，麻省理工學院基于65 nm CMOS工藝實現了一款1.5 mm距離分辨率的220～320 GHz太赫茲FMCW梳狀雷達，電路框架和版圖如圖23所示。該雷達采用5個具有等間隔載波頻率(梳狀)的收/發單元陣列同時掃描，每個收/發單元具有單獨的天線。與獨立收/發單元雷達架構相比，這種并行的方案可以實現帶寬擴展并在整個頻帶內具有更平坦的頻率響應，且對工藝要求不高。

(a) 整體芯片電路版圖 (b) PCB上的太赫茲FMCW梳狀雷達 (c) 芯片封裝照片圖23 太赫茲FMCW梳狀雷達

片上雷達走向毫米波和太赫茲頻段可以實現更小的體積和更高的精度，但同時也面臨著挑戰。在不斷提高的工作頻率條件下，有源器件模型的有效性和無源器件的損耗逐漸制約了硅基工藝太赫茲電路的發展。為了實現較高的角度分辨率，當從單個通道到陣列芯片的擴展時，需要保證多通道的協同工作，因此對源同步的技術提出了更高的要求。同時，片上集成難以實現高效率、大功率雷達信號發射，成為限制片上雷達探測距離的瓶頸問題。

片上雷達另外一個值得關注的發展動態是多傳感器融合。通過SoC或者SiP技術，將微波、光學等不同傳感器進行融合實現功能互補，能夠提升片上雷達傳感器的性能并拓寬適用場景。新加坡南洋理工大學在2021年ISSCC上提出了一種融合了微波雷達和激光雷達的片上雷達方案，基于65 nm CMOS工藝，將X波段4發4收相控陣雷達前端、雷達波形產生及激光雷達前端實現單芯片集成，在不同應用場景下分別采用調頻連續波、脈沖、激光三種模式，距離分辨率最高可達2.1 mm。圖24為多模態感知雷達互補傳感示意圖。

(a) 片上雷達架構 (b) 芯片照片 (c) 成像效果圖24 多模態感知雷達融合

5 結束語

無人機、無人戰車和導引頭等小型化作戰裝備在戰場中的作用日益凸顯，智能駕駛、生命探測和手勢識別等產業快速發展，這些場景都對雷達小型化、低功耗、低成本等提出了更加苛刻的要求。微電子和半導體技術進步極大推動了雷達系統向高集成、小型化方向發展，先進集成電路芯片和先進封裝技術使得雷達系統集成度越來越高、體積功耗和成本持續降低。本文首先回顧和梳理了當前片上雷達架構和射頻前端、天線及信號處理等芯片化研究進展，以及基于異質異構集成、3D先進封裝技術的雷達系統集成實現方案。在此基礎上，從物理形態、實現工藝及技術發展等方面對片上雷達未來發展趨勢進行了分析和展望。

隨著晶體管特征尺寸不斷縮小，硅基半導體工藝在集成度、功耗、制造成本等方面都具有明顯的優勢，使得高集成度射頻毫米波芯片技術、數?；旌蟂oC芯片技術不斷進步，未來基于硅基半導體工藝的雷達芯片將具有廣闊的應用前景。同時，異質異構集成與先進封裝技術也在不斷發展，能夠將不同材質芯片進行三維集成，能夠發揮不同材質芯片的優勢，同時也減小了系統尺寸及功耗。高度集成的硅基雷達芯片，結合異質異構及先進封裝技術可以在較小的體積下實現復雜功能雷達芯片，使其在滿足復雜多變的電磁環境下的不同應用需求。芯片雷達技術發展有望為未來小型化武器裝備提供有效的探測感知手段，也為蓬勃發展的民用雷達提供可行的技術路徑。同時，通過集成電路技術將多個雷達收發前端集成在一顆芯片上，形成可擴充片上模塊，基于這些模塊有望構建大型復雜陣列雷達系統，滿足軍事場景中遠距離、多功能、高分辨等應用需求。