硅基毫米波高增益LNA技術研究

盧啟軍， 陳 野， 張 濤， 朱樟明

(西安電子科技大學微電子學院， 陜西西安 710071)

0 引 言

隨著21世紀無線通信技術的飛速發展，人們對于無線通信的需求越來越大。我們所熟知的WLAN、Bluetooth、個人移動通信、遙控模型等工作頻段全集中在8 GHz以下，最新的5G NR通信技術已經向著毫米波發展，其Frequency Range 2(FR2)頻率范圍為24.25～52.6 GHz。然而隨著通信制式的增多，有限的頻譜資源問題越來越凸顯出來。因此，為了追求更高的通信速率、更大的信道容量，朝著毫米波頻段進軍是無線通信發展的必然趨勢。目前，依托于相控陣(Phased Array，PA)技術的各類有源、無源相控陣雷達(Phased Array Radar，PAR)發展較為成熟，已經可以應用于毫米波無線通信。其中，雷達片上系統(RoC，Radar-on-Chip)是一種新興的雷達傳感器技術，RoC裝置將整個毫米波 RF組件(無線收發機)、DSP和MCU集成在一個芯片上，可以顯著降低雷達的價格和尺寸。

無線收發機(Transceiver)是無線接收機和無線發射機系統的總稱，它們是組成相控陣雷達的核心部件。其中，無線接收機包括低噪聲放大器(Low Noise Amplifier, LNA)、混頻器(Mixer)、中頻放大器(IF Amp)以及各類濾波器等。由于天線接收到的射頻信號微弱且干擾嚴重，為了保證傳輸到接收端后級電路的信號有較高的完整性，需要在天線之后接入高性能的低噪聲放大器。低噪放作為無線接收機中第一級有源電路，既要抑制輸入端噪聲的干擾，又需有效放大從天線接收到的微弱信號，同時，根據級聯系統噪聲系數公式，LNA很大程度上決定了整個接收機的噪聲性能。因此，LNA自身的噪聲系數應該很小，并且要有足夠高的增益。一個具有低噪聲、高增益的LNA可以保證后級電路的低噪聲性能，從而提高整個接收系統的靈敏度。綜上所述，高性能的低噪聲放大器是無線接收機中不可或缺的一部分。

對LNA的一般要求是具有盡量低的噪聲系數、一定的增益及帶寬、端口的匹配和低功耗等。毫米波LNA相對于低頻段的LNA更難同時兼具以上特性。本文以毫米波無線通信為背景，針對W波段硅基工藝電路面臨的功率增益低、效率低以及噪聲差等挑戰，設計了一款基于0.13 μm SiGe BiCMOS工藝的W波段高增益低噪聲放大器。相較于同工藝LNA，該設計在W波段具有較高的增益以及較低的噪聲，具有一定的參考意義。

1 電路設計

1.1 電路拓撲結構

在毫米波頻段，電路中元器件產生的寄生參數對電路指標影響比較大，因此在電路設計中電路結構遵循從簡原則。本文設計的LNA采用帶射極電感負反饋的共射極放大器的拓撲結構，如圖1所示。其中，輸入匹配網絡(、)將LNA的輸入阻抗進行最小噪聲匹配，保證電路的最小噪聲，晶體管發射極到地通過電感進行信號反饋，進一步優化放大電路的噪聲和輸入匹配，輸出匹配網絡(、)將LNA的輸出阻抗進行最大功率傳輸匹配，提供足夠的增益。用于匹配網絡的電容(、)同時還具有隔離直流的作用，用于匹配網絡的電感(、)同時還具有扼制交流的作用。

圖1 LNA拓撲結構

射極電感反饋結構是LNA的常用結構之一，如圖2所示，該結構利用射極電感和基極電感，與高頻下晶體管基極與發射極的寄生電容產生諧振完成輸入匹配。

圖2 射極反饋結構

為了進一步分析，帶有射極電感反饋的晶體管小信號電路如圖3所示。其中，為基極與發射極之間寄生電容，為集電極到襯底的寄生電容。

圖3 射極反饋小信號電路

基于上述結構，從基極看入的輸入阻抗表示為

(1)

式中，

(2)

(3)

≈·≈()

(4)

該結構僅通過電感消除了晶體管在高頻時的主要寄生。在本文設計中，為了電路結構的簡化，省略了基極電感的設計。

1.2 晶體管設置

在0.13 μm SiGe BiCMOS工藝庫中，射頻晶體管的發射極長度范圍為0.52～18 μm。為獲得94 GHz時共射結構下的晶體管在不同發射極長度的最小噪聲系數()與可獲得增益系數()，本文分別取發射極長度為0.52， 1， 2， 4， 8和16 μm進行仿真，同時電源電壓設為1.5 V，偏置電壓設為850 mV。仿真結果如圖4所示，可以看出晶體管發射極尺寸越長，噪聲越大，因此在LNA的設計中，晶體管優先選用最小尺寸。但從圖5可以看出過小的尺寸導致增益過低，折中選擇晶體管發射極長度為2 μm。

圖4 最小噪聲NFmin與晶體管尺寸的關系

圖5 可獲增益GA與晶體管尺寸的關系

圖6 Smith圓圖NC與GAC

圖7 GA、NFmin與Vbias的關系

為了使電路的噪聲和增益性能更直觀表現，測得94 GHz時晶體管發射極2 μm尺寸下的電路噪聲系數圓(Noise Circles)與可獲得增益系數圓(Gain Available Circles)，如圖6所示。對于已設定好的晶體管尺寸，單級電路的最小噪聲系數為3 dB，可獲得增益系數為8 dB。如圖7所示為94 GHz時晶體管發射極在2 μm尺寸下，、與的關系。為了電路的低噪聲性能，第一級偏置電壓選擇850 mV，為了電路的高增益性能，后級偏置電壓選擇880 mV。

1.3 阻抗匹配

為了最小化電路的噪聲，需要對輸入端進行最小噪聲匹配，即經過匹配網絡阻抗變化之后的輸入阻抗，應與放大器最小噪聲系數的最佳噪聲源阻抗一致。值得注意的是，在最小噪聲匹配情況下，電路輸入端口的反射系數會比較大，因此輸入阻抗需要在噪聲系數與輸入反射系數兩者進行折中，在盡可能保證電路低噪聲的同時，滿足輸入端的反射系數要求。在本次設計中輸入匹配網絡如圖8(a)所示，LNA輸入阻抗匹配主要的參考指標為最佳噪聲反射系數和輸入端反射系數。匹配前射頻輸入端的阻抗為27.8-j44.3，通過調節輸入匹配網絡中無源器件的電抗值使阻抗值盡量接近50 Ω，在Smith圓圖中變化如圖8(b)所示。用于輸入阻抗變換的串聯電容大小為38 fF，并聯電感的大小為66 pH。

(a) (b)圖8 輸入匹配網絡及Gmin阻抗變化

輸入端最小噪聲匹配完成后，通過調節射極反饋電感進一步優化輸入匹配。如圖9所示為、大小隨射極反饋電感大小的變化。采用微帶線的形式，以微帶線的長度作為自變量(線寬設為8 μm)，隨著微帶線長度的增加，反饋電感的電感量增加，顯著減小。同時，因為有反饋的加入，會導致放大器的可獲增益也隨之下降。在本文設計中，為了折中考慮和的值，最終選擇微帶線的長度為60 μm,對應的電感量為23 pH。

圖9 射極電感LS對S11、GA的影響

電路輸出匹配結構如圖10(a)所示，用并聯電感和串聯電容組成L型匹配網絡。匹配前射頻輸出端的阻抗為41.6-j51，通過調節輸出匹配，使得經過匹配網絡阻抗變換的輸出阻抗應盡量接近50 Ω。在Smith圓圖中變化如圖10(b)所示，確定用于輸出阻抗變換的并聯電感為73 pH，串聯電容為31 fF。

圖10 輸出匹配網絡及S22阻抗變換

1.4 整體電路

為了保證電路的高增益，電路設計采用五級共發射極放大器級聯，如圖11所示。每級晶體管發射極尺寸相同，均為2 μm，保證了整體結構上的統一。第一級電路采用提供最小噪聲的偏置電壓850 mV，并在發射極并聯反饋電感對噪聲以及輸入阻抗進行調諧。后級電路采用提供最大增益的偏置電壓880 mV，以最大化單級電路的增益。各級之間通過級間共軛匹配保證信號的最大功率傳輸。

圖11 LNA電路原理圖

2 版圖設計

射頻電路版圖的設計與傳統電路版圖繪制不同，射頻電路的版圖不僅要遵循版圖設計規則(DRC、LVS等)，還要考慮到各器件之間電磁場的相互影響。通過電磁仿真來確定電路的走線方式以減少各元件的電磁場對信號的相位以及準確性的影響。因此在布局布線過程中，應盡量減少不必要的走線。

本文所使用的0.13 μm SiGe BiCMOS 8XP工藝包括六層金屬，結構如圖12所示。從底層到頂層分別為M1-M2-MQ-LY-E1-MA，V1、VL、VY、AV、F1分別表示為M1與M2、M2與MQ、MQ與LY、LY與E1、E1與MA之間的金屬通孔。層數越高的金屬層越厚，且距離襯底的距離也越遠，有效降低了到襯底的損耗。在相同頻率、相同電流大小時，厚金屬層受趨膚效應所產生的寄生電阻影響也相對較小。因此在不考慮金屬層材料的情況下，頂層金屬在版圖布局布線中有絕對的優先級。但是，頂層金屬MA材料為Al，次頂層金屬E1材料為Cu，考慮到Cu與Al導電性能的差異，折中選用次頂層E1作為主布線金屬層。

圖12 工藝金屬層結構示意圖

圖13 LNA電路整體版圖

LNA電路整體版圖如圖13所示，電路主體從左到右分別為第一級電路到第五級放大電路，為射頻信號輸入端，為射頻信號輸出端。射頻通路布線主要使用線寬為8 μm的次頂層金屬E1，且為了降低電磁耦合與其他支路至少保持20 μm的間距。由于電路中用于匹配的電感量較小，因此版圖中采用接地共面波導(Grounded Coplanar Waveguides，GCPW)的結構，其占用了版圖中大部分的面積。同時，GCPW中信號線選用次頂層金屬E1，地線選用最底層金屬M1，較遠的距離減小了信號與地之間的寄生電容，使得相同長度下的共面波導具有更高的電感量。另外，版圖中還應用底層金屬M1進行了大面積的鋪地，使所有元器件共用一個地信號，降低了高頻下地信號的寄生電感。版圖總面積為500 μm×960 μm。

3 后仿結果

為了保證仿真結果的準確性，本文采用有源電路通過Calibre仿真、無源電路通過Momentum仿真的聯合仿真的方式。穩定因子后仿結果如圖14所示，放大器穩定因子在50～120 GHz時恒大于1，電路無條件穩定。S參數與噪聲系數的仿真結果如圖15所示，在中心頻率94 GHz時，噪聲系數為5.1 dB，且與最小噪聲系數差距小于0.1 dB，功率增益為25.2 dB。在90～100 GHz內，輸入反射系數小于-10 dB，輸出反射系數穩定在-20 dB左右。電路的線性度指標輸出1 dB壓縮點(Output 1 dB Gain Compression Point，OP1dB)如圖16所示，為-7.2 dBm。將本文與部分文獻中低噪聲放大器的性能參數進行對比，結果如表1所示。表中的對比文獻均采用SiGe BiCMOS工藝。可以看出，本文設計的低噪聲放大器在噪聲和增益性能比較均衡，具有一定的優勢。

表1 與部分文獻中低噪聲放大器性能參數的對比

圖14 穩定因子Kf后仿結果

圖15 S參數與噪聲系數后仿結果

圖16 OP1dB后仿結果

4 結束語

本文基于0.13 μm SiGe BiCMOS工藝，設計了一款工作在W波段的高增益低噪聲放大器，芯片面積為500 μm×960 μm。仿真結果表明，低噪聲放大器在中心頻率94 GHz處的增益達到25.2 dB，噪聲系數小至5.1 dB。在90～100 GHz頻段內，輸入反射系數小于-10 dB，輸出反射系數穩定在-20 dB左右。相較于同類工藝，整體電路具有高增益、低噪聲的特點，對W波段低噪聲放大器的研究具有一定的參考價值。