并行多通道光模塊的高密度集成結構研究

王棟，林都督，陳代堯，何舒瑋，盧朝保

（成都嘉納海威科技有限責任公司，四川 成都 610000）

0 引 言

近年來，通信技術的不斷進步帶來大數據應用的蓬勃發展，通信基站以及數據中心對高速光模塊的需求越來越緊迫。受限于芯片的技術水平，對于40 G 及以上速率的光模塊，單一激光器芯片的速率無法滿足整體通信速率的要求，業界為了解決這一矛盾開發了并行多通道光模塊，即將多顆激光器芯片集成到一個光模塊內部，依靠多通道并行傳輸來滿足總的傳輸速率要求。

隨著光模塊內并行集成的通道數越來越大，新的問題隨之而來——由于多通道光模塊內部集成了更多的光芯片，模塊內部的散熱壓力較低速模塊大得多。如果無法保證良好的散熱，熱量將在模塊內部大量積聚，高溫會導致激光器芯片閾值電流上升、效率下降、探測器芯片響應度漂移等一系列性能惡化，嚴重時會導致芯片失效，模塊性能和可靠性面臨巨大挑戰。

1 并行多通道光模塊傳統集成結構

在并行多通道光模塊需求出現之前，光模塊內部的光器件通常采用晶體管外形（Transistor Outline, TO）封裝方式。雖然TO 封裝技術上十分成熟，具有較高的可靠性與相當低的成本。但由于TO 封裝內部結構與光路集成結構相對固化，無法適配多顆光芯片同時集成。板上芯片(Chip on Board，COB）封裝結構被自然運用于并行多通道光模塊中。集成結構方面，相較于TO 封裝，COB 封裝中光芯片的數量與貼裝位置可以靈活配置。受限于行業標準，光模塊通常有兩個散熱面，與設備散熱面接觸的為主散熱面?！?br>