一種用于井下電源質量監測的EMI采集與處理電路

劉 垚, 朱萬里, 王小寧, 張 樸*, 程晶晶

(1.華中科技大學 人工智能與自動化學院，湖北 武漢 430074;2.中國石油集團測井有限公司測井技術研究院，陜西 西安 710077)

隨鉆測井儀在鉆井過程中同時完成測井任務，其發展代表了測井技術的最新進展和前景[1]。工作在高溫、高壓、振動等極端環境下，電子設備的供電單元極易發生電壓不穩、膨脹等異常，導致電子系統無法正常穩定地運作。若不及時解除電源異常，將會帶來巨大的安全隱患和經濟損失[2]。對井下電路電源狀態進行持續的在線監測，是排除儀器故障原因和避免電子電路因供電問題而死機的有效手段。

國內外很多學者都對電源質量監測進行了大量研究。文獻[3]使用DSP+FPGA的架構組建了一套多通道電壓、電流采集裝置，通過網絡將實時數據存儲在服務器上，實現了基于互聯網的電源質量監測系統。文獻[4]利用開放架構的智能傳感器網絡來持續監控工業設施、公共建筑和住宅中的電源質量，并在傳感器節點中實現對電源質量指標的計算。文獻[5]基于高速同步數據采集卡和專用計算機，對機載電源電壓和電流進行實時采集和存儲，以便進行故障分析和定位。大部分學者主要聚焦于電網和常規儀器設備的電源質量監測，而關于隨鉆測井儀器則研究較少。

傳統的在線電源監測方法是將電壓、電流傳感器部署至儀器的電路中，對電源的電壓、電流持續進行錄波，然后在上位機中計算出電壓偏差、頻率偏差、電壓波動、閃變和諧波等指標，以便分析[5-6]。此種方法易于實現，測量精度也較高，但是其體積和結構不適用于隨鉆測井儀器。鉆鋌內部空間狹窄，因此需要根據具體情況來設計緊湊的在線電源監測電路。

電子設備在運行時電源線上會產生傳導電磁干擾(Electromagnetic Interference,EMI)。只要設備工作，便可以觀察到連續的EMI信號，其在寬頻帶內通過導體廣泛傳播，可反映設備的固有屬性[7]。文獻[8]研究表明，電源質量的事件分類主要依賴于EMI信號的頻譜數據，通過提取機器學習特征(如波峰峰值、中心頻率、半峰寬等)，能夠成功劃分出電子設備的工作狀態。

基于此，本文研制了一種用于井下電源質量監測的EMI采集與處理電路，使用非侵入式單點檢測[9]的方式，可在井下實時采集并處理測井儀器電路上的EMI信號，并向中控系統提供井下電路頻譜分布數據，以達到監測井下儀器電路電源質量的目的。該電路設計基于反熔絲可編程器件MAX10M50SC和高性能微控制器STM32F746，滿足了EMI信號測量的寬頻帶、高信噪比、高可靠性和中控系統實時通信等要求。

1 EMI信號檢測方案

井下電路各部分在工作時會發射出EMI信號，可分為瞬時和連續2類，在電路中通過導體傳播的方式進入電源線。瞬態EMI的特點是可觀察到的時間極短，一般為幾十ns到幾ms，難以準確測量；而連續EMI具有時間穩定性，例如直流電源轉換芯片產生的噪聲與其內部振蕩器是同步的。

連續EMI信號在頻域中近似服從正態分布，在寬頻帶內存在多個波峰。將一塊獨立的電子電路視為一個設備，那么不同設備產生的信號具有設備獨立性。其次，井下電路多是以FPGA+DSP為處理架構的高速模數混合電路，存在多種常規通信接口。尤其是FPGA內部邏輯電平轉換速率極高，含有豐富的正弦諧波分量[10]。這些電路在運行時產生的連續EMI信號會通過導體傳播的方式匯集到電源線上。

EMI信號監測示意圖如圖1所示，當隨鉆儀器進行作業時，電源切換電路將90 V的直流電壓轉換為井下電路所需要的電壓規格。EMI信號監測點應當為電源切換電路的輸出端，所有電路均通過電源線與監測點相連。在此處采集并將EMI信號處理為頻譜數據，通過RS485總線上傳給中控系統。

圖1 EMI信號監測示意圖

2 系統硬件設計

2.1 功能框圖

EMI信號采集與處理系統由信號調理電路、模數轉換電路、時序控制和數據處理電路組成。EMI信號采集與處理電路系統框圖如圖2所示。

圖2 EMI信號采集與處理電路系統框圖

電路采用3.3 V數字電源和±5 V模擬電源供電。EMI信號是微弱高頻交流信號，在頻譜上表現為不同幅值和頻率的波峰。因此需要通過高通濾波器濾除掉低頻無用信號，然后再對其進行放大和抗混疊濾波。濾波后的信號經過模數轉換器(ADC)的高頻采集，轉換為數字信號。時序控制和數據處理電路采用STM32+FPGA的結構作為數字電路的核心，FPGA選用Altera的MAX10M50SC，負責采集時序的控制和數字信號的處理，選用STM32F746芯片負責數據的進一步處理和與中控系統的通信。電路實物圖如圖3所示。

圖3 電路實物圖

2.2 信號調理電路

EMI信號調理電路的原理圖如圖4所示，由高通濾波器、反向放大器和抗混疊濾波器共3個部分組成。隨鉆測井儀器使用渦發電源供電，直流電壓在90 V左右，而EMI信號主要為高頻交流小信號，混雜在大電壓中。因此在信號輸入端設置一個一階無源RC高通濾波器，將直流電壓濾除，高通濾波器的截止頻率為152 Hz。

圖4 EMI信號調理電路

實際測量可知，EMI信號的量級在mV級別，因此在高通濾波器之后使用反向放大器將其放大至合適范圍供ADC采集。LT1229是一款高性能電流反饋放大器，具有很高的輸入阻抗，單位帶寬可達100 MHz，并在高頻下具有出色的線性度。將圖4中的RF、RG分別設置為7.5 Ω和750 Ω，即反向放大器的放大倍數為101倍。

為了觀察多塊電路板自身特有的EMI信號在頻帶上的分布，將通帶范圍設置為10 MHz以內，以保證有足夠寬的頻帶來觀察任何傳導EMI的完整范圍。同時，在將信號送入ADC時需要使用抗混疊濾波器濾除掉高頻帶外噪聲，以避免出現頻率混疊現象。因此，在信號放大后設計了1個8階巴特沃斯有源低通濾波器作為抗混疊濾波器，其由低噪聲的AD827和一些低溫漂的阻容器件搭建而成，拓撲結構為Sallen-Key型，截止頻率為10 MHz。

實際測量得到的EMI信號調理電路的幅頻特性曲線如圖5所示，通帶范圍在152 Hz～10 MHz之間，通帶波紋低于0.1 dB，滿足了EMI信號采集以及后續ADC的輸入要求。

圖5 EMI信號調理電路的幅頻特性曲線

2.3 模數轉換電路

傳導發射干擾的頻率范圍在150 kHz～30 MHz之間[11]。根據所做實驗，井下電路在運行時的EMI信號頻譜特征主要集中在10 MHz以下。根據奈奎斯特采樣定理可知，要想用從信號抽樣后的離散時間信號對原始連續時間信號進行無失真重建，EMI信號的采樣率應至少大于20 MHz，即ω≥2ωmax。

模數轉換電路的原理圖如圖6所示。本電路選用的模數轉換芯片型號為AD9224，具有高達40 MHz的采樣率，差分輸入，位數為12。其轉換后的數字碼可使用12位并行總線在一個采樣周期內傳輸至FPGA。微分非線性誤差為±0.33LSB，積分非線性誤差為±1.5LSB，信噪比高達68.3 dB，具有很強的抗干擾能力，足以滿足本電路的性能要求。

圖6 模數轉換電路

ADC參考電壓使用外部高精度基準源REF5025供電，使用電阻分壓至2 V，則ADC動態輸入范圍為±2 V之間。為充分利用其輸入量程并提高共模抑制比，在ADC前端采用AD8138搭建了增益為1的單端轉差分驅動電路，反饋電阻與增益電阻均設置為2.74 kΩ。AD8138具有低噪聲、寬頻帶等特性，使得EMI信號能夠無失真地通過，亦很好地隔離了ADC芯片。

2.4 時序控制和信號處理電路

時序控制與信號處理電路如圖7所示，主要由FPGA和STM32組成，FPGA選用了Altera公司生產的MAX10M50SC芯片，其在低功耗、安全性和模數混合等方面有著獨特優勢；STM32選擇了ST公司生產的STM32F746ZG高性能微控制器，工作頻率可達216 MHz。

圖7 時序控制和信號處理電路

AD9224的采集控制由采樣時鐘和12位并行數據總線組成，供給采樣時鐘后，數據便會在第4個采樣時鐘的下降沿輸出。由于采樣率可達到40 MHz，因此需要在FPGA內部設計FIFO來暫存數據。FIFO的寫時鐘應當與ADC采樣時鐘使用同一時鐘信號，以保證AD數據的完整寫入。FIFO使用MAX10內部的雙口RAM搭建，位寬配置為16-bit，以方便傳輸至16位數據總線；深度可配置為65536。

為了提高數據傳輸速率，FPGA和STM32之間使用可變靜態存儲控制器(Flexible Static Memory Control,FSMC)[12]進行通信，此種通信方式相當于將STM32的部分內存地址映射至FPGA上，使用STM32的高速數據總線和地址總線來進行并行讀寫。FPGA中根據FSMC讀寫時序實現了地址解碼模塊。當STM32向FPGA寫數據時，FPGA控制數據總線為高阻態，同時鎖存地址總線上的值，根據預設地址的不同，將數據總線上的值加載至相應的時序參數寄存器中，以完成ADC采集流程的控制。而向FPGA讀數據時，FPGA將地址總線的低12位(即Addr[0∶11])切換至RAM的地址接口，RAM的時鐘由系統時鐘供給，讀出RAM中相應地址處的緩存數據，送至數據總線上，此時數據總線為輸出態。

ADC控制模塊則保證了ADC采樣時鐘(RAM寫時鐘)、RAM寫地址、RAM寫使能等控制信號的順序產生，以RAM要求的嚴格時序將采集到的數據寫入至RAM中。而Read/Write選擇模塊則根據讀寫的不同切換相關信號，控制數據的流向。

FPGA頂層邏輯的功能仿真如圖8所示，以驗證采集功能是否有誤，仿真軟件使用ModelSim。其中系統時鐘sys_clk設置為100 MHz。在裝載時序參數部分，通過STM32下發控制字，地址解碼模塊對地址總線解碼后，將復位、采樣率、采樣點數、讀寫使能等參數裝載入時序參數寄存器。

圖8 FPGA頂層邏輯功能仿真圖

圖8中所設定的采樣率為25 MHz，采樣點數為5。在數據采集部分，根據預先設定好的寄存器數值，ADC控制模塊生成采樣頻率的時鐘信號輸出至ADC，同時產生隨輸出時鐘數遞增的地址碼將ADC轉換后的數字碼存入至RAM中。待采集完成后，調用FFT IP核對RAM中的時域信號進行快速傅里葉變換，將變換后的頻域幅值存入至原RAM中相應的位置。完成這一步驟后，產生中斷信號通知STM32將頻域數據讀走。表1為仿真時ModelSim給出的RAM內存數據，正好如預設的adc_data[0∶11]一樣。數據讀取部分讀了3次，讀地址分別為0、2、4，ramdata_out[0∶15]總線上正好輸出地址相對應的預存數據。因此，通過仿真驗證了FPGA的采集與交互設計，證明方案具有可行性。

表1 ModelSim內存數據表

采用STM32與FPGA相互結合的方式[13]，充分發揮了FPGA的數字信號處理能力和STM32在通信方面的優勢，具有較低的開發難度和良好的工程應用性。

3 系統軟件設計

EMI信號采集與處理電路以硬件電路為基礎，結合模塊化、分層的軟件設計思想，實現控制模數轉換、數據存儲和上傳等功能。程序的設計包括配置FSMC外設子程序、初始化采集參數的配置子程序、讀取頻域數據子程序、與中控系統通信子程序等，主要程序流程如圖9所示。

圖9 主程序流程圖

系統上電初始化后，首先通過RS485接收來自中控系統的控制字，控制字主要有信號采樣率fs、采樣點數n、采樣間隔時間t等。系統每間隔t進行一次采樣，將采樣率fs、采樣點數n下發至FPGA，保存在時序參數寄存器中。中控系統啟動測量命令后，系統便開始采集，FPGA將采集到的時序數據存儲在RAM緩存中，采集完成后，FPGA啟動FFT IP核將RAM中的時域數據轉換為頻域數據，然后發出上升沿中斷信號。STM32接收到中斷后進入中斷服務子程序，通過FSMC總線將頻譜數據讀取至內存中，再使用RS485總線上傳至中控系統。

4 實驗結果與分析

4.1 NI采集卡對比實驗

按照上文所述進行軟硬件設計之后，為了驗證電路測量信號的可靠性，使用高精度的NI數據采集卡PXIe-1082來進行對比實驗。實驗時，使用相同電路板作為受測對象，NI采集卡和所設計電路同時接入該電源回路。其中NI采集卡的采樣頻率設置為50 MHz，采樣點數為105個；所設計電路的采樣頻率設置為25 MHz，采樣點數為4096個。對采集到的EMI噪聲信號進行快速傅里葉變換， NI采集卡測得的幅度譜曲線與設計電路測得的對比如圖10所示。

圖10 信號采集對比圖

從圖10中可看出，在0～2 MHz的頻率區間中，NI采集卡測得的幅度譜曲線與所設計電路在波峰分布、波峰幅值等特點上近乎一致。為了方便對比，列舉了圖10中高幅值頻率分量處兩者的幅度，使用絕對誤差作為評判標準，關鍵頻率點的幅值對比如表2所示。ADC的分辨率為1 mV，從表2中可看出，NI采集卡和所設計電路采集得到的主要頻率點幅值的絕對誤差均不超過ADC分辨率。這說明本電路得到的信號頻譜能夠反映EMI信號的實際情況，適用于EMI信號采集與處理。

表2 關鍵頻率點的幅值對比表

4.2 不同電路板EMI信號測量實驗

使用EMI信號進行電源質量監測的主要原因是不同負載設備具有獨特的EMI信號頻譜，繼而可使用基于數據驅動的方法對其進行分類和識別[14-15]。為了驗證這一特點，在實驗室條件下，使用穩壓源來代替測井儀器中的渦發電源，接入3塊不同功能的井下模數混合電路板，分別標識為電路1、電路2、電路3，三者由開關控制是否接入電路，實驗系統框圖如圖11所示。

圖11 實驗系統框圖

實驗中，在電源線上接入EMI采集與處理電路，處理之后的頻譜通過RS485總線上傳至PC機。設計電路的采樣率設置為25 MHz，采樣點數設置為4096個點，頻譜分辨率則為6.1 kHz。實驗得到3塊電路的EMI信號局部放大頻譜如圖12所示。可以看出，3塊電路分別在0.5 MHz、0.78 MHz、1.15 MHz附近出現了明顯波峰，幅值分別為60 mV、29 mV、82 mV左右，同時電路1和電路2還伴隨有其他幅值較小的波峰。每塊電路板都具有本設備獨有的電路EMI信號，表現出波峰數量、波峰中心頻率、幅值等特性差異，為后續中控系統識別井下電路板電源質量奠定了穩定的基礎。

圖12 EMI信號頻譜圖

5 結束語

本文設計的EMI信號測量電路由信號調理電路、模數轉換電路、時序控制和信號處理電路組成，運算架構為FPGA+STM32，實現了井下電路EMI信號的測量。電路中使用了8階抗混疊濾波器，使得通頻帶的紋波大幅降低，同時避免了信號采樣時的高頻混疊問題；選用了并行總線輸出的ADC，高達40 MHz的采樣率使系統能夠滿足EMI信號寬頻帶的需求；利用單端轉差分器件驅動ADC，有效抑制了高頻諧波；在FPGA中實現了ADC的時序控制和FSMC總線驅動，使得STM32能夠自主配置ADC的采樣率和采樣數量，極大擴展了系統的可配置性。此外，通過具體實驗，驗證了井下具體電路的EMI頻譜分布具有設備獨特性；同時使用NI采集卡做對比實驗，表明該電路能夠很好地完成采集并處理EMI信號的任務。