新工科背景下數字電路案例教學

徐 輝

（安徽理工大學計算機科學與工程學院，安徽 淮南 232001）

2017年，我國提出“新工科”建設，著力培養面向未來、面向世界、引領未來的精英人才。通過實施“卓越工程師教育培養計劃”，我國建成了規模龐大、門類齊全的工程教育體系，極大地支撐了國家社會經濟發展[1-2]。通過開展“工程教育本科專業認證”，保證了工程教育本科教學質量。通過學習并實踐“華盛頓協議”，既引導了高校按照國際標準培養高水平人才，又實現了工程師國際互認[3]。“數字電路”是計算機信息類專業的重要基礎課。目前“數字電路”課程教學主要存在以下問題：過于重視傳統知識的講授，忽略了科技前沿對教學內容和教學手段的影響；課程獨立性太強，講授過程中與其他學科的交叉欠缺，課程學習片段化明顯；課程實踐過程采用傳統教學模式，實踐目標仍然以驗證理論知識為主；學生被動接受知識的環節較多，探索性環節欠缺。針對以上問題，我們提出在“數字電路”課程教學中采用案例教學法，注意緊扣學科發展前沿，下面具體以數字電路老化教學為例進行討論。

1 緊緊跟隨科技發展，發掘前沿科學問題

傳統數字電路中“二極管”、“三極管”知識點被刪除，代之以CMOS集成電路。目前CMOS電路可靠性已經成為限制集成電路發展不可忽視的重要因素。對于65 nm及以下的集成電路，負偏置溫度不穩定性（NBTI）已經成為影響電路可靠性的關鍵因素，嚴重影響了芯片的生命周期[4-5]。引導學生查閱文獻資料，理解NBTI是一種主要作用于PMOS晶體管的老化效應，當PMOS的柵極處于負偏置時，PMOS的閾值電壓就會隨著電路工作時間的增加而不斷升高，進而導致邏輯門的傳輸時延增大，降低了電路性能，最終可能會導致電路發生時序違規。因此，探討NBTI的老化效應并進行精準的預測和防護具有重要意義。通過文獻調研，同學們了解到當前的NBTI電路老化研究工作大致可以分為兩個階段：硅前階段，對NBTI效應進行物理建模和老化預測分析[6-8]；硅后階段，對芯片的老化情況進行在線監測[9-10]及NBTI相關的電路優化技術[11-14]。對于該問題的解決手段，同學們總結了兩種優良的解決方案：文獻[15]提出了利用MDS（Maximum Dynamic Stress）老化分析方法來預測NBTI效應導致的時延增加，該方法將所有邏輯門的輸入節點占空比都統一設定為0.95，忽略了電路邏輯門之間的拓撲關系，對于老化時延的預測過于悲觀；文獻[16]提出了一種基于靜態時序分析的識別NBTI老化效應下關鍵門和關鍵路徑的方法，該方法僅僅通過路徑上的單個邏輯門的老化時延和時序約束進行比較來識別關鍵門，缺乏對于同一時序路徑下其他邏輯門影響的考慮，在識別的精度上有待提高。針對這兩種方案的缺點，提出學習任務。

2 牢牢掌握基礎理論，結合數學知識解決模型問題

對于NBTI引起的時延，敦促學生從工程角度考慮問題，從數學角度解決問題，掌握精確的NBTI數學模型對于時延預測的作用。NBTI預測常用的是R-D（Reaction-Diffusion）模型，它將NBTI的老化過程分成反應階段和擴散階段兩部分。在反應階段，界面陷阱的產生速率與工作時間呈線性關系。隨后的擴散階段，氫原子結合成氫分子并以tn的時間依賴關系從界面向氧化層擴散，對于氫分子而言，n一般取0.16。界面陷阱的產生模型為

其中，kF是正向反應速率，kR是逆向反應速率，N0是初始時刻界面陷阱的密度，DH是氫的擴散系數[6]。在NBTI的長期老化預測模型中閾值電壓增量與工作時間、占空比等因素的關系[17]為

其中，K是與電場、溫度和載流子濃度等相關的參數；n為時間系數，當擴散模型為氫分子的時候取0.16[6]；α為輸入信號概率，表征PMOS管在一段工作時間內負偏置的時間比例；Tclk為時鐘周期；β為與時鐘周期、工作溫度以及工藝參數相關的系數。在特定工藝參數下閾值電壓增量簡化公式為[18]

其中，A為環境和工藝參數，t為電路的工作時間。研究表明，NBTI老化效應下邏輯門的傳播時延增量與閾值電壓增量ΔVth可以表示為一階線性關系[19]：

其中，B是與環境因素和邏輯門工藝相關的常數，可以通過對邏輯門的老化數據進行擬合得到。

3 有效利用算法知識，設計解決框架

學生在教師指導下，結合數據結構與算法知識，提出了一種準確識別NBTI效應下老化敏感的關鍵門算法流程：首先，對標準邏輯門單元進行NBTI老化時延模型抽象分析；然后，通過建立動態占空比模型分析所有內部節點的占空比信息，得到具體的老化時延信息；最后，將關鍵門的識別分類，第1部分通過時序約束和邏輯門的老化識別出初始關鍵門，第2部分充分考慮同一條時序路徑其他邏輯門發生嚴重時序違規造成的影響，識別出需要進行老化防護的實際關鍵門。

這樣，同學們提出的算法流程就充分考慮了電路中邏輯拓撲結構引起的邏輯門之間的邏輯功能和占空比約束，并考慮在識別關鍵門過程中可能出現的特殊情況，在進一步提高對關鍵門識別精度的同時，減少了最后識別出的關鍵門數量。毫無疑問，結合數學知識、數字電路知識、算法知識等解決了實際工程問題，極大地提高了同學們的學習興趣。

3.1 考慮NBTI老化效應的靜態時序分析算法框架

結合文獻[20-21]，學生設計出考慮NBTI的靜態時序分析流程，如圖1所示，有關定義如下。

圖1 算法流程

定義1初始關鍵門：電路中經過了一段工作時間之后因受到NBTI的影響而導致經過該邏輯門的時延超過了原先設計階段預留的時間余量，則稱該邏輯門為一個初始關鍵門。

定義2實際關鍵門：在初始關鍵門的集合中，如果當前的初始關鍵門發生了嚴重的時序違規，并導致同一條時序路徑上的其他邏輯門發生時序違規，則稱該初始關鍵門為一個實際關鍵門。

具體算法流程：（1）利用電路綜合出的電路網表，結合工藝參數以及初始的模型參數信息，建立整個電路的邏輯拓撲結構；（2）根據整個電路的邏輯拓撲結構，結合輸入輸出信息，計算出受到NBTI老化之前的時延信息；（3）根據占空比模型，在給定輸入信號占空比的情況下，對所有邏輯門工作時的動態占空比進行計算，并將結果作為預測NBTI老化的重要參數；（4）通過NBTI的老化模型對電路中所有邏輯門的老化時延進行預測，并確定在給定的時序余量之下出現時序違規的邏輯門，將它們作為初始關鍵門；（5）通過算法計算所有初始關鍵門是否會對同一條時序路徑下其他初始關鍵門的時序違規產生重要影響，得出實際關鍵門。

3.2 電路邏輯拓撲結構

對于一個給定的電路網表文件，其中可能包含大量觸發器和邏輯門，在對電路進行分析之前，需要先建立起電路整體的邏輯拓撲結構。拓撲排序是算法課程的重要知識點，同學們結合文獻[22-23]采用了深度優先搜索算法來對電路進行拓撲排序，如算法1和算法2所示。

算法1:Topo_Sort

算法2:DFS

3.3 根據邏輯占空比識別關鍵門

老化邏輯占空比在NBTI導致的老化問題研究中，占空比指PMOS晶體管處于負偏置的時間占電路所有工作時間的比例[24]。從統計學角度來看，占空比可以看成整個工作時間內電路節點輸入信號為零的概率。由式（4）可知，NBTI導致的老化延遲與邏輯門輸入信號占空比存在函數關系。根據初始輸入信號的占空比動態計算出所有節點的占空比，用于準確預測NBTI老化效應導致的延遲。同學們利用概率論知識，結合算法1、2的占空比傳播公式[25]計算出了電路中所有節點的占空比，如表1所示。

表1 幾種基本邏輯門的占空比傳播公式

將電路NBTI老化效應下的關鍵門識別分為初始關鍵門識別和實際關鍵門識別。

初始關鍵門識別由邏輯占空比模型可得出電路中邏輯門Gk的輸入信號占空比d(Gk)，結合式（4）可以得到實際NBTI老化：

其中，ΔD(GK)表示邏輯門GK的NBTI老化，B是工藝環境相關的系數，t為工作時間，n對于氫分子取0.16，Δp為預測誤差的常數項。

確定初始關鍵門步驟：（1）通過3.2中所有邏輯拓撲列表TPL對整個電路進行老化前的STA，得到各個邏輯門的延遲D(GK)，并計算出整個電路中所有輸出的最大延遲Dmax（其中D觸發器的輸入端作為偽輸出端參與計算）；（2）由未老化的最大延遲Dmax和設定的時間余量系數Δt推導出老化后電路的最大時序延遲Daging_max；（3）根據所有邏輯門的延遲D(GK)、NBTI效應下的老化系數ΔD(GK)和輸出端最大時序延遲Daging_max從輸出端逆向計算每個邏輯門在經過NBTI老化之后的時序約束TC(GK)（Timing Constraint）；（4）由邏輯拓撲列表對整個電路進行NBTI老化效應的靜態時序仿真，挑選出所有超過時序約束的邏輯門作為初始關鍵門。具體見算法3。

算法3：CG_Selection

算法3中的符號說明：TPL，電路邏輯門拓撲列表；Δt，設計階段預留的時間余量系數；Dmax，老化前電路輸出端的最大時延；STA，靜態時序分析算法；Daging_max，老化后電路輸出端的最大時延；D(GK)，邏輯門GK老化前的時延；ΔD(GK)，邏輯門GK受NBTI老化效應影響的老化系數；D′(GK)，邏輯門GK老化后的時延；TCGk，邏輯門GK在老化后的時序約束；F_OUT(GK)，邏輯門GK的所有扇出邏輯門集合；Aging_STA，老化后的靜態時序分析算法；Pre_CG，初始關鍵門集合。

實際關鍵門的識別在完成初始關鍵門的識別后，仍需要對Pre_CG中的初始關鍵門做進一步的篩選，從而得到實際關鍵門。算法3關鍵門的識別方法過于粗糙。電路經過算法3識別之后可以發現某條路徑上的邏輯門發生了時序違規。但是若作為偽輸入端的D觸發器時序路徑在開始處就發生了時序違規，就可能會出現特殊情況：如果前面邏輯門的時序違規過大，而后面的幾個邏輯門對NBTI老化效應并不敏感，但是因為電路時延傳遞的原因，導致后面的所有邏輯門都發生了時序違規。這種特殊情況對NBTI老化防護可能會帶來影響。如果僅僅是因為前一級的延遲過大，那么在進行防護時僅僅需要對一個邏輯門進行防護，而不需要對原先時序路徑上的所有邏輯門進行老化防護，這樣可以大大減少老化防護的開銷。真正需要進行防護的邏輯門就是該論文中的實際關鍵門。

針對上述特殊情況，同學們通過修改算法思想，從初始關鍵門集合Pre_CG中識別出實際關鍵門，并采取以下兩個策略：a）如果一個初始關鍵門的扇入中存在另一個初始關鍵門，并且其時序違規超過當前初始關鍵門的時序違規，則當前關鍵門為一個實際關鍵門；b）如果一個初始關鍵門的扇入中存在另一個初始關鍵門，并且其時序違規超過所有初始關鍵門的時序違規平均值，則當前關鍵門為一個實際關鍵門。對于Pre_CG中的任一初始關鍵門，如果能夠同時滿足上述兩個條件，則可以把該關鍵門視為一個實際關鍵門。

4 實驗結果和分析

數字邏輯作為重要的專業課，需要不斷改革和優化傳統實驗，以適應新工科發展的需要。同學們根據文獻要求，選用了數字電路EDA工具進行了仿真實驗。首先采用Design Compiler對電路進行綜合分析，再將HSPICE中得到的各個邏輯門老化數據進行擬合，得到工藝環境相關參數B和常數項誤差Δp，擬合部分是通過MATLAB R2016b中的Curve Fitting工具箱來實現。這部分工作量大、工作平臺多，要求同學們通力配合，才能準確獲取各種數據。

算法部分的實現，充分考慮高級語言程序設計專業課。基于VS2017實驗平臺，將上述各種仿真工具得到的各項參數通過C++讀取，實現對電路網表的讀取和轉換及時序電路組合化。同學們用C++實現了對老化前的靜態時序分析（STA）、動態占空比分析（DC_Analysis）、老化后的靜態時序分析（Aging_STA）、初始關鍵門選取（CG_Selection）以及實際關鍵門識別（CG_Recheck）。

經過實驗分析，研討小組得到所提方案，并與國際主流方案進行對比，得到時序余量系數為10%，經過10年NBTI老化的情況方案在不同電路中識別的關鍵門數量，對比結果如表2所示。表2中第1列和第2列分別表示電路的名字和對應的邏輯門總數（包括D觸發器），第3列到第5列分別表示了本文方法和文獻[15]、文獻[16]識別出的關鍵門數量，第6列和第7列分別表示本文結果同文獻報道的結果相比的相對減少百分比。

表2 不同方法識別的關鍵門數量比較

與文獻[15]相比較，同學們采用了更加精確的預測模型，將初始輸入信號的占空比全部設定為0.95，而其內部節點的占空比遵循電路的邏輯功能，動態地通過計算節點的占空比預測。從表2結果來看，研究小組能夠在更加精確合理地識別出關鍵門的同時，也大大減少了關鍵門數量，比文獻[15]的結果平均減少了35.67%。與文獻[16]相比較，同學們在邏輯門與時序約束的大小關系基礎上，將關鍵門的識別步驟細化，進一步加入了對于同一時序路徑中部分關鍵門可能出現嚴重時序違規情況的考慮，從而識別出在初始關鍵門集合中真正需要進行防護的實際關鍵門。相比于文獻[16]中的識別方法，同學們的方法同比減少了25.28%的關鍵門數量。

5 結束語

綜上所述，本文以“數字電路老化研究案例”為例，討論了數字電路案例教學的實施策略。該案例考慮了學科前沿、多學科交叉和學生意愿，充分調動了學生的積極性。在“新工科”背景下，基于培養合格工程師要求，可以在數字電路教學中使用案例教學方法。對于數字電路學科中的電路老化這一前沿課題，我們將數字電路、數學、高級語言程序設計以及算法知識相結合，有效地解決了這一難題，極大地提高了學生的學習興趣，激發了學生對于未知世界的探索欲望。