組網式多通道數據采集系統設計

于志強，陸桂軍，于洪澤，韓松，白洪海

（天津電氣電氣科學研究院有限公司，天津 300180）

在冶金行業，電控設備在調試、運行過程中，需要對設備中多種過程信號進行實時監測，以獲取設備的運行狀態，分析故障信息。工業設備的現場應用環境通常十分惡劣，存在復雜的磁場、電場等干擾因素，為保證數據采集的準確性，要求數據采集裝置有較強的抗干擾能力，此外，多路模擬量、數字量信號需要同步采集[1]。

目前，常用的數據采集方式多為工控機配合數據采集卡，數據采集卡種類較多，能夠采集不同頻率、不同電壓等級的信號，采集速度快、可靠性比較高，但采樣設備成本較高、體積較大，不便于工業現場安裝布線。通常情況下，采集設備與被測信號距離較遠，信號采樣的走線較長，采樣信號易受干擾，引入較大噪聲信號，導致采集信號失真[2-4]。

為了解決上述問題，本文設計了一種基于“ARM+FPGA”的多通道數據采集系統，該系統能夠同步采集多路數字量、模擬量信號，采集模塊有組網功能，體積小、成本低、抗干擾能力強。

1 數據采集系統

1.1 系統工作原理

數據采集系統結構如圖1所示，系統內包含至多10個采集模塊，每個模塊實現8路模擬信號和8路數字信號采集。多個數據采集模塊間通過高速光纖通訊連接，上位機與采集模塊1通過網絡連接。

圖1 數據采集系統結構Fig.1 Structure of data acquisition system

采集模塊是采集系統的核心，其結構如圖2所示，采集模塊包括：模擬量采集回路、數字量采集回路、主控回路、通訊回路、指示燈等。其中，模擬量采集回路實現模擬量輸入接口保護，信號調理、濾波，模數轉換（A/D），隔離；數字量采集回路實現數字量信號濾波輸入、隔離；主控回路基于“ARM+FPGA”，實現A/D數據采集驅動、數據接收緩存、通訊回路驅動、指示燈控制等；通訊回路實現數據上傳以及多個采集模塊間的高速通訊；指示燈指示模塊運行、錯誤狀態。

圖2 采集模塊結構Fig.2 Structure of data acquisition module

系統工作過程中，由撥碼開關設置各個采集模塊的地址，各模塊完成數據采集后，經由高速光纖通訊將數據傳輸到采集模塊1，統一上傳至上位機，進行實時顯示、儲存。

1.2 采集模塊的主要指標

針對冶金行業的需求，采集模塊實現的主要技術指標如下：

模擬量輸入：8路，彼此隔離，對外隔離，輸入電壓-10～+10 V，輸入電流0～+20 mA，信號帶寬1.6 MHz；

數字量輸入：8路，彼此隔離，對外隔離，24 V數字信號，頻率上限10 kHz；

電源：DC18～28 V，2 A max；

模數轉換器：采樣頻率1 MSPS，分辨率14 bits；

通訊接口：100 Mbps光纖；

上位機通訊接口：RJ45；

工作環境溫度：-20～80℃。

2 硬件設計

2.1 電源

為了增強數據采集系統的抗干擾能力，對模塊電源進行了隔離設計，如圖3所示。數據采集模塊輸入電源為DC24 V，1.5 A。模塊中包含8路模擬量采集通道，通道間彼此獨立，且對外隔離，使用8路隔離DC/DC電源，產生±12 V，+5 V電源為每個采樣通道供電；24 V輸入電源經過DC/DC電源芯片生成5 V，3.3 V，2.5 V，1.2 V電源為數字量采樣回路隔離側、主控回路、通訊回路、指示燈供電。

圖3 電源設計Fig.3 Design of power supply

2.2 信號調理濾波電路

為了提高模擬量數據輸入的穩定性，增強數據輸入接口的抗干擾能力，采集模塊設計了一個信號調理濾波電路，如圖4所示。模擬量信號可以差分或者單端輸入，低通濾波電路用于對信號進行共模、差模濾波，用以消除高頻噪聲影響，低通濾波電路截止頻率1.6 MHz，利用瞬態二極管對輸入電路進行保護。運放N1構成跟隨器，使得信號輸入端具有高輸入阻抗的特性[5-6]。通過對電阻R7，R8的選焊，實現對電壓量或者電流量信號采集的切換。

圖4 信號調理濾波電路Fig.4 Circuit of signal adjusting

2.3 模擬量采集電路

模塊有8路模擬量通道，各通道采樣電路為獨立電路，如圖5所示。設計中采用8片高精度、單電源供電、可變輸入范圍的SAR型（逐次逼近式）A/D采樣芯片實現模擬量采樣，該芯片分辨率14 bit、最大模擬量輸入范圍-12.288～+12.288 V，且內置低溫漂、高精度參考電源，對經過濾波后的模擬量信號進行模數轉換，轉換成數字信號，經過SPI接口傳輸到主控系統FPGA。用電容隔離芯片對SPI接口進行數據隔離，隔離電壓2 500 V，比傳統光隔離的方式體積小、功耗低、傳輸速度快。

圖5 模擬量采樣電路Fig.5 Circuit of analog data acquisition

2.4 數字量采集電路

模塊有8路數字量通道，電路如圖6所示，數字信號兩端分別接入DIN+，DIN-，信號輸入不區分正負，經過一階差模、共模濾波后，接入光耦輸入端，信號隔離后，經過反相器整形，輸出到主控單元FPGA。數字信號高電平24 V，低電平0 V，跳變閾值12 V左右。

圖6 數字量采樣電路Fig.6 Circuit of digital data acquisition

2.5 主控回路

主控電路由ARM和FPGA組成，其中ARM芯片選擇意法半導體公司的STM32F407，該芯片基于Cortex-M4內核，主頻最高可達168 MHz。模塊中主要使用芯片的RMII接口、FSMC接口、串口等，主要功能是通過FSMC接口接收FPGA發送過來的數據，并通過RMII接口經過PHY芯片傳輸到上位機。

FPGA芯片選擇ALTERA公司的EP4CE22，內部含有22K邏輯單元、594 kbit RAM，該芯片通過并口與ARM通訊，通過SPI接口驅動A/D芯片，使用RMII方向驅動雙網口PHY芯片，IO口接收數字采集電路傳來的數字量數據。

2.6 通訊回路

通訊回路包括上位機通訊回路和高速并聯通訊回路。

上位機通訊回路中，使用網口PHY芯片DP83848，該芯片與主控電路ARM通過RMII接口相連，經RJ45接口與上位機通訊，通訊速率100 Mbps，將采集的模擬量和數字量數據實時上傳到上位機，進行存儲、顯示、分析。

高速并聯通訊回路包括地址選擇電路、網口PHY芯片、2光纖接口電路。其中，地址選擇電路如圖7所示，通過U14撥碼開關，設置采集模塊的編號，0表示主模塊，1～9表示從模塊，編號信息傳遞給FPGA。FPGA通過RMII接口連接到雙路網口PHY芯片DP83849，通過100 Mbps光纖接口輸出，使用POF光纖組網，實現多模塊并聯。模塊并聯組網示意圖如圖8所示。

圖7 地址選擇電路Fig.7 Circuit of address selection

圖8 并聯通訊示意圖Fig.8 Diagram of parallel communication

3 軟件

3.1 數據采集

通過FPGA實現模擬量和數字量信號采集。FPGA上電初始化過程中，FPGA對A/D芯片進行進行初始化配置。A/D芯片共包含9個寄存器，主 要 對 DEVICE_ID_REG，SDI_CTL_REG，SDO_CTL_REG，DATAOUT_CTL_REG，RANGE_SEL_REG等寄存器進行配置，設置每個A/D芯片的ID、數據傳輸方式、數據格式、A/D采樣范圍、是否使用內部參考電壓等。

數字量采集時，每一路數字量作為一個位進行采集、緩存，將8路數字量打包成一個字節。

3.2 數據傳輸

采集系統數據傳輸使用“FPGA+ARM”組合通訊方式，主模塊數據傳輸流程如圖9所示。整個系統對實時性有較高要求，最小通訊周期為100 μs，在一個周期內FPGA完成對8路模擬量、8路數字量數據采集，并接收從模塊傳輸過來的數據，數據打包后，傳輸給ARM。ARM對數據進行運算后，經由網口傳輸到上位機。

圖9 數據傳輸流程圖Fig.9 The flow chart of data transmission

上位機軟件設置數據顯示的格式，動態顯示范圍后，對數據波形進行實時顯示，可根據不同需求，顯示多路采集通道數據，以進行數據對比，同時對數據進行打包存儲。

4 實驗結果分析

使用高精度電源分析儀（精度小數點后4位）進行模擬量采樣精度測試，將轉換結果（A/D轉換結果為5次測量結果的均值）與輸入電壓進行比較，測量誤差為μV級別，輸入電壓在-10～+10 V時，測量誤差一般小于3 mV，滿足數據采集系統的高精度測量要求（動態范圍達到3個量級），表1為采集系統模擬量測量的誤差結果。此外，使用函數信號發生器產生方波，進行數字量采集，測試結果表明8路數字量采集無誤碼現象，輸入頻率范圍0～12 kHz，滿足系統設計要求。系統并聯測試采用1主9從10臺采集模塊并聯測試，測試結果表明，高速通訊并聯回路能夠實現80通道模擬量和80通道數字量數據，以0.1 ms的采樣周期采集并實時上傳到上位機，滿足系統組網設計要求。

表1 模擬量數據采集Tab.1 Analog data acquisition

5 結論

本文介紹了面向冶金行業的組網式多通道數據采集系統，詳細介紹了其“ARM+FPGA”核心控制架構、基于高速光纖的組網通訊及各硬件電路和軟件工作流程。實驗測試表明，該系統數據采集精度高、可靠性高。系統已用于多個工業現場，應用結果表明，該系統各項指標滿足工業現場應用需求。