基于ZYNQ的彈載計算機設計與實現

范中平，韓 斌，劉 宇，王 煒，張 琨，王 萌

(西安現代控制技術研究所，西安 710065)

0 引言

彈載計算機作為導彈的核心部件[1]，主要負責在導彈發射前接收發射諸元、初始參數、目標信息等時序控制指令，發射后在飛行過程中接收慣導、衛星、導引頭等設備的姿態、位置、目標特性等信息并通過制導控制解算輸出舵機指令等，從而控制導彈穩定飛行并精確打擊目標。近些年，隨著戰場環境和作戰需求的不斷發展，導彈射程和打擊精度等要求也越來越高[2]，對彈載計算機高性能、低功耗、低成本的要求也相應提高。

目前常見的彈載計算機的核心處理架構主要有DSP+FPGA，ARM+FPGA，SOC等。文獻[3]中介紹了一種DSP+FPGA的彈載計算機設計架構，FPGA主要用于接口擴展。但FPGA作為高功耗器件，在一定程度上增加了設備的整體功耗，且整體設計方案集成化程度低。采用SOC技術的彈載計算機設計方案具有高性能、低功耗的特點，但研制周期較長、開發成本較高，不適合需要快速應用的武器系統[4]。

文中提出了一種以嵌入式SOPC芯片ZYNQ-7000為核心處理器的彈載計算機設計方案，具有接口豐富、高性能、低功耗、低成本、可擴展性強的特點。

1 系統架構設計

如圖1所示，系統主要包括電源轉換、復位電路、存儲電路、接口單元、電平轉換電路、點火電路等。

圖1 彈載計算機系統架構圖

系統的核心為ZYNQ-7000芯片，內嵌雙核ARM和可編程邏輯資源，內嵌的ARM核主要負責實現彈載計算機時序控制、控制模型解算、彈上信息交互等功能，可編程邏輯主要實現外圍接口單元。

2 硬件設計

2.1 核心處理器選型

選擇ZYNQ-7000系列芯片作為彈載計算機的核心處理器以滿足系統高性能、低成本等方面的要求。該芯片主頻最高可達1 GHz、包含雙精度浮點單元、片上存儲器256 KB,支持外部大容量存儲器DDR3等，內部集成了基于ARM公司雙核ARM Cortex-A9多核處理器的處理系統(processing system，PS)和基于Xilinx可編程邏輯資源的可編程邏輯系統(programmable logic，PL)[5]。

文中選擇的芯片是XC7Z020，PL資源等效于Artix-7。PL部分的實質是Xilinx FPGA。在ZYNQ中，可以把PL看成是PS可靈活定制的“外設”，即PL是PS的從設備，由PS控制。其中，PS由雙核ARM CortexA9處理單元、DDR3接口、QSPI接口、I/O、UART等接口組成，PL實現擴展I/O、支持AXI4-Lite協議的串口和AD采集IP核等。

2.2 電源設計

彈載計算機的輸入電壓為28 V，經過EMI濾波電路和隔離的DC/DC模塊輸出+5 V、±15 V，輸出各路之間相互隔離。其中+5 V給計算機ZYNQ和數字電路供電，±15 V給運算放大電路等模塊供電。

給ZYNQ供電的電壓主要包括內核電壓1.0 V、輔助電壓1.8 V、DDR電壓1.5 V、IO電壓3.3 V。必須使內核電壓1.0 V、輔助電壓1.8 V、DDR電壓1.5 V、IO電壓3.3 V依次上電，斷電的順序則相反，從而保證ZYNQ上電過程中功耗最小、所有I/O管腳處于三態狀態，不正確的上電順序可能會導致ZYNQ無法正常工作。

選用LTM4644作為ZYNQ的供電轉換芯片。LTM4644能夠實現4路電壓輸出，負載電流最大4 A，并且能夠控制各路的供電時序，滿足ZYNQ供電需求。

2.3 復位電路設計

選用TPS3836K33DBV產生10 ms低電平復位信號，作為ZYNQ的復位輸入，產生低電平復位信號，掉電復位門限值為2.93 V，復位脈沖為200 ms，保證系統能夠可靠復位。

2.4 存儲電路設計

選用S25FL256S作為程序存儲芯片，其中芯片存儲大小為32 MB，設計程序存儲大小占用7%左右。

2.5 接口單元設計

彈載計算機具有8路隔離的串口，通過ZYNQ芯片內PL部分擴展AXI4-Lite協議的串口IP核的方式實現串口通訊協議。其中，每一個串口IP核可擴展4路串口，總共需要兩個串口IP核以滿足系統需求。通過這種方式，實現ZYNQ外設的靈活定制，提高設計的靈活性。

隔離的RS422接口電路由ADM2582芯片實現，該芯片采用磁隔離技術實現控制端與通訊端的隔離，提高了系統的抗干擾能力和電磁兼容性。

2.6 點火電路設計

點火控制信號由ZYNQ產生，內核先上電IO后上電的時序保證在上電時不會產生毛刺干擾信號導致誤點火，點火時刻及點火脈沖寬度由軟件設計完成。首先，ZYNQ輸出高電平使能信號，電源模塊判斷到使能信號為高電平時，給點火電路供電；然后，ZYNQ按時序輸出點火信號，點火完成后，關閉點火使能信號，點火電路供電關閉，確保不會誤點火。

圖2 點火電路原理框圖

2.7 電平轉換電路設計

電平信號主要有離散量輸入和輸出信號，離散量輸入信號的電平標準為TTL信號，經過電平轉換芯片SN74LVC4245ADBR輸入到ZYNQ的IO口，內部采用上拉設計。離散量輸出信號的電平標準為TTL信號，ZYNQ的IO口經過電平轉換芯片SN74LVC4245ADBR輸出，系統設計6路輸出。

圖3 離散量輸入原理框圖

圖4 離散量輸出原理框圖

3 軟件設計

彈載計算機軟件由底層驅動層和應用層組成，是整個控制系統非常重要的部分。基于ZYNQ平臺的彈載計算機軟件采用軟硬件協同設計方法。其中，底層驅動層軟件包括PS中ARM核系統初始化、串口參數配置、定時器配置、中斷設置和PL完成的外設接口協議(主要包括串口通訊協議和AD采集協議)等。應用層軟件主要包括彈載計算機時序控制、控制模型解算、彈上信息交互等。

3.1 底層軟件開發流程

ZYNQ平臺軟件開發環境采用VIVADO2016.4和SDK，設計流程如圖5所示。

圖5 ZYNQ設計開發流程

3.2 底層驅動軟件設計

底層驅動軟件主要用于為應用層軟件調用系統硬件資源提供接口協議和方法。彈載計算機底層驅動軟件組成結構如圖6所示。

圖6 底層驅動軟件組成結構

系統地址分配如表1所示，PS完成5 ms定時器中斷配置、串口參數配置和對FLASH、GPIO、AD采集等外設的控制，主要包括ARM核初始化、定時器配置、串口配置、FLASH、GPIO、AD采集等的驅動軟件。

表1 系統地址分配列表

PL實現了串口和AD采集IP核，其中串口IP核的發送和接收FIFO大小為2 KB，可配置常見波特率、奇偶校驗，可實現四路串口獨立控制，通過兩個串口IP核實現8路串口。AD采集IP核完成對AD7606的采集時序配置，該AD轉換芯片可實現8通道、16 bit采樣率的信號采集。

3.3 應用層軟件設計

彈載計算機應用層軟件包括測試狀態和飛行狀態兩種工作模式。其中，測試狀態主要完成導彈各部件功能測試、系統時序和功能的檢測。飛行狀態完成導彈的發射和控制，由離軌前和離軌后軟件組成，離軌前彈載計算機主要完成上電初始化、導彈自檢、諸元裝訂、對準、導航啟動、離軌信號判斷等；離軌后彈載計算機完成制導控制解算及與彈上其他部件信息交互。設計的彈載計算機應用層軟件飛行態工作流程如圖7所示。

圖7 應用層軟件飛行態流程圖

4 半實物仿真驗證

如圖8所示，半實物仿真系統由仿真機、慣導、衛星模擬器、彈載計算機、導引頭、舵機和三軸轉臺等組成。仿真機主要用于模擬六自由度模型和慣導信息，并控制三軸轉臺模擬導彈飛行過程中的姿態變化，慣導結合衛星模擬器信號解算位置姿態信息通過RS422總線發送給彈載計算機。彈載計算機通過控制模型解算給舵機輸出舵指令，并將遙測數據發送到仿真機。同時，仿真機采集舵機反饋，并代入六自由度模型進行解算，控制三軸轉臺運動，形成閉環的半實物仿真系統。

圖8 半實物仿真系統框圖

如圖9所示，通過在半實物仿真環境下彈載計算機與仿真機結果對比，彈載計算機控制的實時性、精度、可靠性均滿足要求。

圖9 半實物仿真結果

5 性能分析

選取了另外一款基于DSP+FPGA平臺的成熟的彈載計算機產品，對其性能和成本進行了對比。由于兩款產品的外設和功能相同，因此，在兩個產品上實現了相同的軟件，并對比了工作主頻、功耗和每個周期控制模型解算耗時，結果如表2所示。

表2 彈載計算機性能對比

通過分析對比，設計的彈載計算機在主頻、功耗、解算速度等性能上大幅提升。

6 結論

設計了一種基于ZYNQ的彈載計算機，通過搭建半實物仿真系統，驗證了該彈載計算機產品各項功能正常,時序設計正確,控制模型解算精度滿足控制系統要求。該彈載計算機能夠滿足現代導彈系統在高性能、低功耗、低成本等方面的需求。