基于GaN FET的1 MHz多路CLLC雙向直流變換器

侯宇琦，王萍，王議鋒，陳博

（天津大學智能電網教育部重點實驗室，天津 300072）

目前，能源和環境問題的日益嚴重，可再生能源和分布式儲能系統的發展受到廣泛關注[1-2]。隨著電力電子技術的飛速發展，分布式儲能系統迫切需要高效率、高功率密度的充放電控制器。使得變換器具有轉換效率高、體積小、重量輕、節省空間且使用靈活等優點，以適用于各種應用需要，實現更高的經濟價值[3-4]。

為了實現高功率密度，必須提高變換器的開關頻率來降低無源元件的體積。然而，較高的工作頻率同時也造成了開關損耗、磁性元件損耗的增加，最終導致變換器工作效率降低。更嚴重的是，寄生參數的影響在高頻條件下將變得尤為顯著。這些都會制約變換器的性能。如何實現變換器的高頻、高效率及高功率密度，已成為學者們研究的熱點。目前，研究者們主要從三個方面來解決這一問題：新型寬禁帶器件的應用、磁集成技術的研究以及諧振拓撲的改進。

近年來，隨著半導體功率器件的快速發展，傳統硅器件的潛力已經得到了充分開發。碳化硅（SiC）和氮化鎵（GaN）等新型寬禁帶器件憑借著優良的材料特性，已逐步取代傳統硅器件被應用于一些特定場合。特別是在高頻條件下，GaN器件憑借其低導通阻抗和極短的響應時間而備受關注[5-10]。一些學者關注于GaN的特性以及驅動器設計。文獻[6-8]基于MHz等級頻率場景，建立了GaN FET的結構以及損耗模型。同時，部分學者針對GaN器件的實際應用進行探索。文獻[9]將GaN器件應用于1～5 MHz反激變換器，獲得了理想的工作特性，最高效率可達98%。文獻[10]結合GaN器件提出了Non-inverting Buck-Boost變換器，在10 MHz工作頻率情況下，獲得了94.4%的工作效率和6.25 W/cm3的功率密度。GaN在高頻條件下具有廣闊的應用前景。然而，由于其器件固有特性，會導致較大的開通損耗。因此，應用GaN器件，迫切需要零電壓開關（zero voltage switching，ZVS）特性的實現。同時，在高頻情況下，磁性元件的損耗會相應增加，漏感等寄生參數也會對變換器的性能產生不良影響。為了解決這些問題，平面磁性元件和磁集成技術在高頻環境中得到了廣泛應用[6，9，11-12]。學者通常采用優化磁性元件布局和繞組布線方式來改善磁性元件性能，并使損耗最小化。此外，通過這些方法，可以顯著抑制寄生參數對變換器造成的不利影響。

在此基礎之上，拓撲結構的選擇對變換器的設計至關重要。諧振拓撲可以實現較好的軟開關特性，使功率器件開關損耗顯著降低，改善變換器效率[6，13-22]。因此，串聯諧振（series resonant circuit，SRC）、并 聯諧振（parallel resonant circuit，PRC）、LLC諧振和其他一些諧振拓撲被廣泛應用于各種場合[13-17]。其中LLC諧振拓撲在高頻下仍表現出優異性能，引起了眾多學者的關注。文獻[16]研制了一臺高功率密度、高工作效率的1 MHz LLC諧振變換器，并驗證了高頻條件下變換器仍然可以實現ZVS和ZCS。然而，LLC諧振拓撲在雙向功率變換的應用場景下存在一些局限性[18]。一方面，它的反向電壓增益有限，不適用于能量存儲系統。另一方面，高增益特性與高效率之間存在著難以調和的矛盾。針對這些問題，在LLC諧振拓撲基礎上，文獻[18-20]提出了許多改進型拓撲，諸如CLLC，CLTC和CLLLC結構，均得到了良好的效果。但是目前大多在低頻下開展研究，對于高頻下雙向諧振變換器的研究仍需進一步展開。

本文采用GaN器件和磁集成技術，設計出適用于1 MHz工作場景下，具有高效率、寬電壓調節范圍的雙向諧振變換器。為了同時實現高增益特性和高效率的雙向功率轉換，本文利用CLLC拓撲具有全負載范圍內軟開關特性以及低關斷損耗的同時，可以實現功率的雙向流動且正反向工作過程對稱的良好變換特性，以此作為理論基礎進行拓撲改進。變壓器組采用高壓側串聯、低壓側并聯的連接方式，在變換器低壓側三路并聯，以減少通過開關管的電流，降低導通損耗達到提高變換器效率的目的。同時，為了進一步提升功率密度，拓撲采用非對稱半橋結構以縮小變換器體積。在磁性元件設計上，通過采用磁集成和平面磁件的方法，以PCB繞組代替傳統的線圈，抑制寄生參數對變換器造成的不利影響，提高變換器的功率密度。同時，借此也可以保持變壓器較高的一致性，便于制作。

本文的主要內容如下：第1節詳細介紹了變換器的拓撲結構和工作原理；第2節對變換器的工作特性和參數設計方法進行了分析研究；第3節闡述了平面磁集成方法和布線改進策略；第4節對變換器進行了實驗驗證，給出實驗結果。

1 拓撲結構與工作原理

1.1 拓撲結構

該拓撲結構由三部分組成，包括高壓側（high voltage side，HVS）半橋、低壓側（low voltage side，LVS）半橋和CLLC諧振腔，如圖1中3個虛線框（從左至右順序）所示。此外，采用多支路并聯的方法來減小低壓側開關管的電流應力并提高工作效率。這里，選取支路數x的值為3。

圖1 Multi-CLLC的拓撲結構Fig.1 The structure of multi-CLLC

1.2 模態分析

當變換器工作在降壓模式時，與傳統單路CLLC拓撲相類似，根據開關頻率fs與主諧振頻率fr_m的關系，變換器可以工作在連續模式（continue conduction mode，CCM）和斷續模式（discontinuous conduction mode，DCM）。主要波形如圖2所示。從圖2波形上來看，在半個周期內DCM有四個不同的工作模態，而CCM則為三個。

圖2 Multi-CLLC的降壓模式下工作波形Fig.2 Waveforms of multi-CLLC in step-down mode

t0—t1：t0時刻，關斷開關管 S2，此時，所有開關管都處在關斷狀態，即進入死區時間，等效電路如圖3a所示。諧振電感電流ir開始給開關管的寄生電容Cs2充電，給Cs1放電。合理設計死區時間，使寄生電容充放電的時間小于死區時間，來保證實現開關管的軟開關；

t1—t2：t1時刻，開關管輸出電容充放電完成，諧振電感電流ir通過開關管的寄生二極管DS1續流，直到t2時刻S1開通，此時開通電壓為零，實現零電壓開關（ZVS），等效電路如圖3b所示；

t2—t3：t2時刻，開關管S1導通，等效電路如圖3c所示，功率通過諧振腔從高壓側傳輸到低壓側。此時諧振腔由 Lr，Cr，Lmx和 Crx構成。諧振電流ir呈現正弦波；

t3—t4：等效電路如圖3d所示，當ir等于勵磁電流ilm1時，ir被勵磁電流ilm1鉗位，低壓側沒有電流流過，Lr，Cr和Lmx構成新的諧振腔。因此 S1持續導通，但沒有功率傳輸到低壓側。值得注意的是，最后階段僅存在于DCM模式中。

圖3 Multi-CLLC的降壓模式等效電路模型Fig.3 The equivalent mode of multi-CLLC in step-down mode

對于升壓模式，其工作過程與降壓模式類似。在此不再贅述。

2 拓撲建模與參數設計

目前，文獻[19，21-23]已經提出了一些關于CLLC拓撲穩態特性的參數設計和優化的方法。但是，上述分析方法多針對單路輸出的拓撲結構。因此，這里需要專門建立Multi-CLLC的通用數學模型。

與傳統的CLLC拓撲結構類似，為了簡化計算過程，我們采用基波近似（fundamental harmonic approximation，FHA）法進行分析，并給出了相應的等效模型，如圖4所示[24]。

圖4 Multi-CLLC的FHA等效模型Fig.4 The FHA equivalent mode of multi-CLLC

2.1 諧振頻率分析

根據第一節的分析，在降壓模式中有兩個不同的諧振腔情況。當有功率傳輸時，諧振腔由Lr，Cr和Cx（x指1～n）組成，如圖4所示。基于基爾霍夫定律，此時的輸入和輸出電壓可以表示為

其中

式中：UH，UL分別為高壓側和低壓側的電壓；ix為低壓側支路中電流；Cx，Lmx和Nx分別為x支路的諧振電容、勵磁電感和變壓器匝數比；Lr，Cr分別為高壓側的諧振電感和電容；Req為輸出交流等效電阻；fs為開關頻率。

所有支路都采用相同的元件參數可以簡化變換器設計，并避免不同支路之間的環流。此外，雖然隨著支路數的增加，低壓側開關管的電流應力得到緩解，效率得到提高，但同時開關管的數量和成本也相應提高。因此，為了兼顧成本、效率和電流應力，低壓側最終采用三路并聯的結構。

由式（1）可得：

假設等效電阻Req為0，當開關頻率fs等于主諧振頻率fr_m時，輸入阻抗應該為0。基于該理論和式（2），得到fr_m：

當變換器沒有功率傳輸到低壓側時，諧振腔由Lr，Cr和Lmx構成。此時的諧振頻率作為第二諧振頻率f2_d，表示為

對于升壓模式采用同樣的分析方法，其主諧振頻率與式（3）相同。它的第二諧振頻率f2_u為

2.2 電壓增益特性

根據應用條件，需要考慮變換器的電壓等級和輸出電壓范圍。分析電壓增益特性對參數設計具有重要的作用。

在輸入和輸出電壓表達式的基礎上，降壓模式的電壓增益Md表示為

其中

式中：Re（Md），Im（Md）分別代表Md的實部和虛部；A，B，C為中間變量；Req為高壓側的交流等效電阻。通過此分析方法，可以得到升壓模式下的電壓增益。

隨著電流方向的改變，輸入和輸出電壓可改寫為下式：升壓模式的電壓增益Mu為

其中，中間變量A′，B′和C′表示為

結合式（6），式（7），式（9）和式（10），可得到Multi-CLLC不同負載下雙向運行的電壓增益曲線，如圖5所示。

圖5 Multi-CLLC不同負載下雙向運行增益曲線Fig.5 The bidirectional operating voltage gain curves of the multi-CLLC under different loads

將電壓增益和頻率歸一化，虛線的區域表示變換器的工作區間。如圖5所示，由于采用FHA法忽略了高次諧波的影響，計算精度隨著fs偏離fr_m而降低。但在工作區間內，其精度滿足設計要求。結果表明，變換器具有在較窄頻率范圍內實現寬范圍電壓調節的能力。

2.3 阻抗角

阻抗角是保證ZVS實現的關鍵因素。特別是在高頻情況下，開關損耗將導致工作效率急劇下降。

另外，對于GaN FET而言，與關斷損耗相比，開通損耗對效率的影響更為嚴重，沒有實現零電壓開通會導致極大的開通損耗。ZVS的實現是保證變換器高效率的關鍵。對于諧振型變換器，工作在感性區間有利于實現ZVS。

通過阻抗角的計算可以確保變換器工作在感性區間。但是，過大的阻抗角將會導致兩個問題：1）關斷電流增大，導致開關管在峰值電流關斷；2）開通電流增大，同步整流驅動延時將導致額外的損耗。

通過對應的輸入電壓和輸入電流可以得到兩種模式下的阻抗角（φd，φu），表示為

GaN FET具有較差的第三象限工作特性，同步整流開關管應用時，驅動延時將導致變換器效率急劇下降，甚至特性發生改變。因此，阻抗角φd，φu應該大于0，以保證變換器在感性區間內工作，同時還要接近于0，才能保證變換器效率。

2.4 參數設計

本文所提拓撲主要應用于分布式儲能充放電控制，因此，高壓側（母線側）額定電壓為400 V，低壓側（電池側）輸出電壓設定為18～24 V，主諧振頻率設定在1 MHz左右，對應開關頻率調節范圍0.6 ～1.2 MHz。

根據上述分析和計算公式，變換器參數設計依據和約束條件如下：1）GaN開關特性和低壓側電流確定并聯支路數x；2）輸入和輸出電壓確定變壓器的匝數比N；3）ZVS和死區時間確定勵磁電感Lm的選擇范圍；4）變換器的增益特性確定諧振電感Lr的選擇范圍；5）根據諧振頻率fr確定諧振電容C1和C2的選擇范圍。

在 Matlab 中建立 Md，Mu，φd，φu和 fr的數學模型，給出邊界條件，篩選結果。具體設計流程如圖6所示。

圖6 Multi-CLLC參數設計流程圖Fig.6 The flow chart of multi-CLLC parameter design

結合器件制造工藝和成本要求，各主要諧振參數的選擇范圍限定如表1所示。

表1 參數取值范圍Tab.1 List of components′parameters

結合PSIM仿真和效率計算，以變換器效率最高為目的進行進一步優化。最后，獲得參數設計結果如表下：諧振電感Lr=4.7 μH，諧振電容Cr=7 nF，諧振電容Cn（n=1，2，3）=950 nF，勵磁電感Lmn=9 μH，變壓器Tn匝比Nn=6∶1。

3 磁集成設計

隨著低壓側并聯支路數的增加，電路中將引入多個變壓器，不利于變換器功率密度及效率的提升。此外，在1 MHz高頻情況下，漏感等寄生參數的影響顯著，變壓器參數一致性難以保證，從而導致變換器性能下降。采用平面磁集成技術可以解決以上問題，可以提高功率密度，改善變壓器的一致性，磁集成變壓器3D仿真模型如圖7所示。

圖7 磁集成變壓器3D仿真模型Fig.7 3D simulation model of magnetically integrated transformer

鐵心和鐵心窗口區域的橫截面積Ae和Aw分別表示為

式中：uin_min為變壓器給定電壓的最小值；ip_max，io分別為原邊和副邊繞組電流的最大值，jp，jo分別為對應的電流密度；kw為窗口填充系數；Bm為在fs處的最大磁密度。

根據變換器的額定工作頻率，最終選擇3F4鐵心材料。同時，結合式（12）、式（13）和3D建模仿真結果，確定了鐵心型號（E32-620）。

本文采用PCB繞組三明治繞法進一步降低漏感影響。高壓側繞組布置在上、下兩層，低壓側繞組置于中間層，同時，為了避免氣隙分布不均導致三個變壓器漏感問題，采用了F型不對稱磁芯結構，一定程度上保證三個變壓器勵磁與漏感參數的一致性，變壓器繞組及磁芯如圖8所示。

圖8 PCB繞線模型Fig.8 The PCB winding wiring model

如圖8所示，高壓側繞組采用不等寬線法。將線圈的等效串聯阻抗最小化，減少變壓器的繞組損耗。導線電阻可以通過下式來確定：

式中：dn為線圈Rn的寬度。

由式（14）可知，繞組的等效電阻Req_w主要與導體有效截面積scross、導體長度l和導體電阻率ρ有關。一般來說，采用銅作為PCB的布線材料，所以繞組的優化只需考慮長度l和有效截面積scross這兩個因素。對于厚度h，由于高頻時繞線電流具有明顯的趨膚效應。在1 MHz情況下，導線厚度超過70 μm對有效截面積的影響趨于飽和；同時，增加厚度也會給工藝制造帶來難度，導致制造成本增加。因此，綜合考慮制作成本、難度和效率，選擇70 μm的導線厚度。另一方面，繞組的寬度既受鐵心窗口區域面積的限制，又受最大電流的限制。繞組的總電阻分別由R1，R2和R3表示：

式中：a，b和Aw_b分別為磁芯相應的封裝尺寸。

保證d1在給定的最小寬度與Aw_b/3之間，對Req_w求導。根據此d1處的最小等效電阻Req_w可以得到d2和d3的值。然后重新選擇d1并重復上述步驟，完成Req_w的優化。

與傳統等線寬方法進行比較，該布線方法有效改善了損耗，參數選擇范圍如表2所示。

表2 參數選擇范圍Tab.2 Parameter selection range

于低壓側繞組，采用多層并聯方式來避免大電流引起的變壓器過熱。整體布線如圖9所示。

圖9 變壓器布線原理Fig.9 Winding layout of transformer

4 實驗驗證

為了驗證拓撲的性能與理論分析的正確性，本文搭建了一臺額定功率400 W的樣機，如圖10所示。其功率密度達到53 W/in3，并對樣機進行了對應的實驗驗證。

圖10 Multi-CLLC實驗樣機Fig.10 Multi-CLLC prototype

4.1 降壓實驗

降壓模式的實驗波形如圖11所示。其中，圖11a為開關頻率為1 MHz的工作波形，圖11b為700 kHz的工作波形。圖11中，US1_G為S1的驅動電壓，US1，US4x分別為開關管 S1和S4x的漏源電壓；ir定義為諧振電流。400 V直流電壓源作為高壓側輸入。

圖11 Multi-CLLC降壓模式實驗結果Fig.11 The multi-CLLC experimental results of step-down mode

從圖11可知，在1 MHz的工作頻率下，Multi-CLLC變換器工作在CCM模式，此時輸出電壓為20 V；在700 kHz情況下，變換器工作在DCM模式輸出電壓為22 V。這些實驗結果證明了理論計算的準確性。同時，虛線中的波形顯示，兩種情況均實現了ZVS，這也與理論分析的結果一致。同時根據1 MHz情況下，低壓側變壓器副邊三路電流波形圖12可知，輸出側三路電流i1，i2和i3近似實現均分，額定頻率下每支路電流約為6 A。同時根據電流過零點與電壓驅動的波形可以證明變換器低壓側開關管實現了ZCS。

圖12 額定頻率下支路電流曲線Fig.12 Branch current curves at rated frequency

上述實驗結果表明，在降壓模式下，變換器在標準化頻率0.65～1.3的范圍內調節可以實現0.9～1.2的標準化電壓增益變化，驗證了變換器的增益特性。

對應的實驗效率曲線和理論計算效率的結果如圖13所示。其中計算與實際實驗的結果存在差異，這主要是由于實驗中存在的一些震蕩和部分被忽略的寄生參數所導致的。額定工作頻率下變換器效率為92%，主要是由于100℃時低壓側GaN FETs導通電阻為30 mΩ，阻值較大，影響了變換器工作效率，其次副邊三路并聯電路的同步整流信號共用，導致無法獨立微調各路的同步整流驅動死區，也產生了一部分附加損耗。

圖13 Multi-CLLC降壓模式效率曲線Fig.13 The multi-CLLC efficiency curves of step-down mode

4.2 升壓實驗

升壓模式的實驗結果如圖14所示。與降壓模式類似，1 MHz時Multi-CLLC變換器工作在CCM模式，此時低壓輸入電壓為20.5 V，輸出電壓為400 V。由圖14虛線圈內曲線可知升壓模式同樣實現了ZVS，相關效率曲線如圖15所示。

圖14 Multi-CLLC升壓模式實驗結果Fig.14 The multi-CLLC experimental results of step-up mode

圖15 Multi-CLLC升壓模式效率曲線Fig.15 The multi-CLLC efficiency curves of step-up mode

5 結論

本文針對分布式儲能應用，研究了一種改進型Multi-CLLC變換器，詳細給出了Multi-CLLC的模態和特性分析、參數設計以及磁集成方法。結合GaN器件與磁集成技術，Multi-CLLC可以獲得較好的增益特性和功率密度。此外，文章對PCB多線圈布線優化方法進行了分析。最后，搭建了一臺400 W的實驗樣機并進行了實驗驗證。其功率密度53 W/in3。在400 W條件下，在700 kHz～1.2 MHz的頻率范圍內實現了電壓增益在0.8～1.2的范圍內調節。同時，變換器能維持較高的變換效率，降壓模式下額定工況效率達到92%，升壓模式下達到91%。較大的導通電阻和同步整流驅動死區限制了該變換器效率的進一步提升，相關改進研究有待進一步開展。