芯片制程中金屬互連工藝及其相關理論研究進展

李亞強，馬曉川，張錦秋，楊培霞，安茂忠

（哈爾濱工業大學 化工與化學學院 新能源轉換與儲存關鍵材料技術工業和信息化部重點實驗室，哈爾濱 150001）

當今世界，芯片在日常生活中扮演著越來越重要的角色，在互聯網領域、現代電子設備領域、航空航天領域等[1]都占據著重要地位，現已成為經濟增長的新引擎[2]。芯片制造技術的發展為電子信息技術帶來了巨大的發展機遇。

長期以來，芯片技術基本按摩爾定律發展。金屬互連技術最初采用鋁互連工藝，20 世紀90 年代，IBM宣布采用大馬士革銅互連工藝后[3]，互連技術進入了銅互連時代。然而，當芯片制作技術發展到20 nm 節點以下時，銅互連技術則不能再使用大馬士革工藝。一方面，銅鍍液中的添加劑多為大分子，這些分子的尺寸可達數納米，導致添加劑在溝槽兩壁上的吸附層就足以堵塞納米級孔道，致使Cu2+不能穿過而無法實現電沉積；另一方面，隨著互連尺寸的進一步縮小，阻擋層和種子層在溝槽內占據的比例升高，導致金屬電阻率大幅度升高[4]。同時，當互連線的橫向尺寸小于或等于金屬傳導電子的平均自由程時，會發生明顯的尺寸效應[5]，即電子在表面和晶界的散射會導致互連線的電阻率增加1 個數量級以上[6-8]。因此，需要尋找在納米尺度下具有更高可靠性和更低線電阻的金屬來解決銅互連線縮孔缺陷和電阻率上升的問題[9-11]。

研究表明，在納米尺度下使用平均電子自由程短的金屬可以在不引起電阻率急劇上升的情況下繼續縮小互連線的尺寸。鈷作為一種良好的互連金屬[11-13]，已經用于10 nm 節點的芯片，并被認為可用作下一代芯片的互連線。近期，有關鈷自下而上（bottom-up）填充的研究較多[14-22]，并提出了一些微納尺度下的鈷超填充機理。在超填充過程中，金屬的形核和生長過程會對互連線的穩定性、電阻率有很大的影響。本文綜述了互連技術的發展和研究現狀，介紹了金屬超填充的相關理論及銅互連和鈷互連的形核和生長過程方面的研究成果。

1 金屬互連技術的歷史與發展

自1958 年杰克基爾比研制出第一塊集成電路板以來，經過幾十年的發展，集成電路的構造已經由最初的單層排列的晶體管發展成現在具有3D 微納結構的多層的晶體管排列結構。其中互連技術也成為了提高這種構造性能的重要部分。金屬互連技術采用具有電阻率低、可以與硅p-n 結形成良好的歐姆接觸的金屬為互連材料。隨著互連線尺寸的下降，由于受到尺寸效應的影響，互連線的金屬材料成為影響電路性能的重要因素。本節綜述了金屬互連技術的發展，從鋁互連到銅互連再到鈷互連，并對其他互連技術進行了介紹。

1.1 鋁互連技術

金屬鋁因具有電阻率低、可以與n 型和p 型Si形成良好的歐姆接觸、易于沉積刻蝕的特點，成為集成電路最初選用的互連材料。將鋁（導體）、二氧化硅（絕緣體）構建成互連層來連接多個器件。互連工藝由鋁在晶圓表面的沉積開始，隨后選擇性刻蝕形成布線圖案，再進行電介質絕緣體的沉積，最后利用化學機械拋光（CMP）工藝將粗糙的表面變得平坦[23]。圖1 為鋁互連工藝流程示意圖。

圖1 鋁互連工藝流程示意圖[24]Fig.1 Schematic diagram of aluminum interconnection process[24]

20 世紀60 年代發現了鋁互連線中的電遷移損傷問題[25]。由于互連線橫截面積持續縮小，鋁線上的電流密度隨之增大。金屬原子沿電子流動方向進行遷移，在陽極附近堆積，形成凸起造成層間短路，而在陰極附近則形成空洞，造成斷路。

電遷移現象是一種大電流密度下的傳質現象，是所有金屬互連線工藝都必須要解決的問題。1970 年，IBM 公司的Ames 發現在純鋁中加入少量的銅能夠大大提高鋁互連線的電遷移壽命[26]。因為鋁銅合金中溶質銅原子會減弱溶劑鋁原子在晶粒內部的擴散（晶格擴散）和沿晶粒間界的擴散（晶界擴散）。因此，通過合金化來減弱鋁的擴散成為集成電路中的常用方法，如釔、釩、鈀、鉿、鈧、金、鍺、鎂、鈦等。通過優化鋁互連線結構也可以有效降低電遷移效應。電遷移通常發生在晶界和界面上，由于鋁互連線內部晶界的擴散活化能（0.6 eV）要低于表面的擴散活化能（0.8 eV），鋁原子主要沿晶界擴散進行電遷移[27]。與常規鋁線不同，在“近竹結構”的鋁線中，金屬互連線線寬小于晶粒大小。互連線類似一條含有很多竹節的竹子，晶界垂直于電流方向，這時金屬原子不能沿晶界進行遷移，從而延長鋁互連線的失效時間。還可以在設計互連線時考慮布萊奇長度（Blech length），定義為互連線內部機械應力可以抵消電遷移的最大導線長度[28]。金屬原子的漂移速度v（Atom drift velocity）可以用來表示電遷移的快慢[29]。Blech 研究發現[30]，金屬原子的漂移速度與導線長度相關，但當電流通過短金屬線時，金屬原子出現了非線性漂移速度；當金屬線長度等于或小于萊奇長度時，機械應力導致的應力遷移與電遷移達到平衡，鋁的漂移速度呈極小值甚至降為零，互連線不會因電遷移而失效。

然而合金化鋁互連線后，會導致互連線的電阻率增加、易被腐蝕且不易刻蝕。竹節結構雖然可以減緩原子沿晶界的擴散，但其他遷移方式依然存在，并且狹窄的互連線通過較大電流時容易燒斷。

不管采用何種方法，都只是一定程度地緩解鋁互連的電遷移問題，并且使加工工藝更復雜，增加成本。隨著集成電路特征尺寸的不斷減小，鋁互連線的電遷移問題越發突出。因此，需要一種性能更優異的導電材料，以滿足不斷縮小的互連尺寸的要求。

1.2 銅互連技術

銅因具有良好的導電性、較高的熔點以及較好的抗電遷移性能，成為在鋁之后金屬互連的熱門研究對象。然而因銅不易產生揮發性物質，難以刻蝕，用于鋁互連技術的刻蝕工藝并不適用于銅。此外，銅易在硅/二氧化硅基體中擴散遷移，使襯底的介電性能嚴重減弱。因此，要想使用銅作為集成電路的互連線就需要開發出與鋁互連工藝完全不同的新工藝。

1997 年9 月，IBM 將大馬士革鑲嵌工藝引入到銅互連技術中，并開發了銅電鍍技術，用于制造芯片互連結構[3]。即先沉積和刻蝕硅或電介質材料，形成由溝槽組成的圖案。然后，在溝槽內沉積擴散阻擋層和銅種子層，再將金屬填充到圖案中，而不是在整個晶圓表面沉積金屬膜，最后還要通過化學機械拋光（CMP）去除多余的銅。圖2 為Cu 互連工藝示意圖。采用電鍍法沉積時銅原子在溝槽底部沉積的速率比頂部快，沉積過程中銅原子可以自下而上填滿溝槽，實現無空洞沉積，這種現象被稱為超填充（Superfilling）現象[31]。

圖2 銅互連工藝流程示意圖[23]Fig.2 Schematic diagram of copper interconnection process[23]

經過多年的發展，銅互連工藝已成為集成電路互連領域的主流工藝，并日益完善。然而，銅互連也存在許多缺陷，隨著集成電路特征尺寸進一步減小，傳統的銅大馬士革工藝的可靠性問題日益突出：

1）RC 延遲。隨著大規模集成電路的不斷發展，雖然柵極長度不斷減小，導致門延遲（Gate delay）不斷減小，然而互連延遲卻不斷增加。互連結構的總電阻（R）是影響芯片性能的重要因素。通過改變互連線材料和絕緣材料可以改善RC 延遲。門延遲和互連延遲與技術的關系如圖3 所示。

圖3 門延遲和互連延遲與技術的關系[32]Fig.3 Relationship between gate and interconnect delay and technology[32]

盡管使用電阻率較低的銅來代替鋁作為互連材料可減少互連RC 延遲，但隨著互連線尺寸減小至銅的平均電子自由程（39 nm）范圍內及以下時[5]，銅的電阻率大幅增加，互連線之間的電容（C）也在增大。這兩個因素都顯著增加了集成電路的RC 延遲。較高的電容和電阻引起的信號運行延遲將超過由于門延遲減小所帶來的利益。因此，互連性能的持續發展，需要引入可替代傳統金屬/電介質系統的材料和結構。

2）電阻率上升。銅互連線的電阻率上升受多種因素的影響。雖然在宏觀條件下，平均電子自由程越大的金屬，其電阻率越高，但在納米級的互連線內，晶粒大小受互連線尺寸的限制而大大減小，使得電子在晶界和表面的散射急劇增強，導致10 nm 寬的Cu互連線的電阻率比體相Cu 的電阻率高1 個數量級[6]。這種電荷載流子在更小尺度上增強的散射，也被稱為尺寸效應。另一方面，阻擋層（如TaN）是高阻的，線寬越窄，在給定的阻擋層厚度下，溝槽內銅的比例就越低[33]，使銅互連線具有更高的電阻率。即使是2 nm 薄的阻擋層，在相對較大的25 nm 節點下也會使銅互連線電阻提高2 倍。同時，在高阻的TaN/Ta阻擋層表面濺射沉積的Cu 種子層比電鍍填充的銅具有更高的電阻率，銅種子層與電鍍填充銅之間的無序界面也會影響導電狀態，研究發現電子傳導在1 nm內急劇下降，進一步降低了互連線內有效導電材料的比例[34]。

3）縮孔缺陷。互連工藝的不同步驟都會導致銅縮孔缺陷的出現。沉積阻擋層/種子層的傳統工藝是物理濺射方法。當沉積厚層時，通常會在溝槽/通孔的頂部產生懸垂，如圖4 所示。隨著互連尺寸的縮小，種子層和TaN 阻擋層將占據互連寬度的很大一部分（2～3 nm）[35]。在給定的深寬比下，頂部開口不足可能導致鍍銅中斷，形成縮孔[36]。大分子抑制劑在溝槽開口處的吸附，也會堵塞開口，影響溝槽內部Cu2+的傳質，最終導致溝槽內銅沉積層不完整，形成縮孔。

圖4 阻擋層/銅種子層互連溝槽結構的截面示意圖[36]Fig.4 Cross-sectional view of barrier layer/copper seed layer interconnection trench structure[36]

隨著互連尺度的不斷減小，由于銅的局限性，互連線問題成為半導體行業發展的瓶頸。如果互連線問題得不到解決，就無法滿足半導體發展的需要，因此需要尋找性能更為優異的導電材料。

1.3 鈷互連技術

隨著互連尺寸的不斷縮小，人們正在積極探索可用于金屬互連的替代金屬。在納米尺度下，鈷因具有較低的電阻率、更好的抗電遷移性能和阻擋層更薄的優勢而獲得關注。雖然鈷的電阻率（6.2 μΩ·cm）是銅（1.69 μΩ·cm）的3 倍，但鈷的平均電子自由程（7.77 nm）比銅（39.9 nm）短得多。在10 nm 節點及以下，互連線線寬遠小于銅的平均電子自由程，電子在晶界和表面的散射急劇增強，導致銅互連線的線電阻大幅升高。然而，由于鈷的平均電子自由程較小，鈷互連線的線電阻受尺寸效應的影響相對較小而不會大幅升高，使得鈷互連線的電阻率在納米尺度下小于銅互連線。鈷的電遷移的擴散活化能約為1 eV[37]，發生電遷移的可能性小得多。相較于銅互連，鈷互連所需的阻擋層會更薄[38-39]，因而可以增加溝槽內導電金屬的比例。

2017 年12 月，Intel 在IEEE 國際電子設備大會（IEDM）上闡述了將鈷金屬應用于10 nm 芯片的設想[12]。在12 層的互連結構中，最下面兩層（M0, M1）采用金屬鈷，實現了5～10 倍的電遷移改善[40]，電阻也減小了1/2[41]。鈷互連仍采用大馬士革鑲嵌工藝。溝槽和通孔刻蝕后，分別采用化學氣相沉積（CVD）和原子層沉積（ALD）來制造氮化鈦阻擋層和碳化鎢粘附層，然后在化學氣相沉積的鈷種子層上進行鈷的超填充，最后利用化學機械拋光（CMP）工藝將粗糙的表面變得平坦，制作流程如圖5 所示。

圖5 鈷互連工藝流程示意圖[41]Fig.5 Schematic diagram of cobalt interconnection process [41]

Lam 公司提出鈷通孔化學鍍填充工藝，采用化學鍍方法從通孔底部自下而上選擇性地填充鈷金屬[42-43]。IBM 研究發現，鈷的電遷移性能優于銅[44]，在10 nm節點使用傳統BEOL 工藝制造的鈷互連線顯示出極好的填充效果，同時鈷通孔電阻為銅的1.7 倍[45]。然而，在7 nm 節點下，對于具有相同厚度阻擋層上沉積的鈷互連線和銅互連線，鈷互連線電阻僅為銅的1.1 倍[46]，當鈷互連采用更薄阻擋層時，依然保持良好的穩定性[47]。因此，通過在通孔或溝槽內沉積更薄的阻擋層，在滿足鈷互連線穩定性的同時，互連線的導電性能可以很容易地超過傳統的銅互連線。在多層互連線中，采用下層細線為鈷互連、上層寬線為銅互連的復合互連系統，可以應用于更高的互連尺度[48]。從第一性原理對鈷互連中的電子散射進行分析，發現晶界散射是鈷互連的主要散射機制[49]。Applied Materials 公司提出了一種完整的銅互連替代工藝，即原子層沉積氮化鈦、化學氣相沉積填充鈷、退火、物理氣相沉積鈷覆蓋層、化學機械拋光[46,50]，該工藝可以實現無孔洞填充，所需的阻擋層厚度不到銅互連的一半。

Pedreira[37]研究表明，鈷仍需要阻擋層來防止其遷移到二氧化硅襯底中。Hosseini[51]研究發現，3 nm厚的CoTix層在高溫下對鈷擴散具有優異的阻擋性能。Zhang 采用CoTi 合金作為單層阻擋層來代替傳統的TiN/Ti 雙層，可以為互連金屬保留更大的體積，進一步降低互連線電阻[52]。

1.4 其他互連技術

除了金屬鈷，其他導電材料，如鉑族金屬（釕、鈀、銥和鉑[53]）、鎳[54]、金[55]、銀[56]、鋅[57]等以及碳納米管、石墨烯[58]等，因具有特殊的性能也得到了廣泛研究。

眾所周知，在納米尺度下，平均電子自由程短的金屬或導電材料受尺寸效應的影響小。鉑族金屬因具有較短的平均電子自由程，使得在納米尺度下電子在晶界和表面的散射不會大大增加。因而，在納米尺度下鉑族金屬的電阻率小于銅（比如，在5 nm 節點處，釕和銥的電阻率低于銅）[53]。釕具有較高的電遷移活化能（1.9 eV）和出色的抗電遷移性能[59]，同時作為銅互連的擴散阻擋層[60-62]，可適用于現行的BEOL 工藝[63]。相較于銅互連中銅電阻率隨互連尺寸的縮小而顯著增大，釕的電阻率幾乎不隨互連尺寸的變化而變化[64]。釕只需要很薄的阻擋層甚至不需要阻擋層即可表現出優異的可靠性[65]。IBM 公司研究發現，fcc 結構的釕比hcp 結構的釕具有更高的電導率，在21 nm線寬下，fcc 結構的釕的線電阻低于Cu[66]。Katayun[67]研究發現20 nm 節點以下釕的電阻率將低于鈷的電阻率，表明釕可能是未來互連節點的優良替代導體。Paolillo[68-69]采用半大馬士革集成方法制作了釕互連線，如圖6 所示。使用ALD、CVD 或PVD 在SiO2涂覆的硅襯底上沉積釕，釕的頂部沉積SiO2和無定形碳硬掩模層；隨后采用EUV 進行單次印刷光刻，再使用離子刻蝕工藝刻蝕出互連線；最后用稀氫氟酸處理去除剩余的硬掩模材料。該工藝可以推廣到其他替代金屬，如銥或銠[10]。Shibesh[70]研究發現釕的晶界散射是影響釕線電阻率的主要影響因素。隨后，Yoon[71]將具有超大晶粒（115 nm）的釕厚膜刻蝕到厚度只有16 nm 的釕線，通過最大化釕線的晶粒尺寸來抑制晶界散射，使互連線的電阻率降低了30%以上。

圖6 單層直接金屬圖形化釕的集成方案[69]Fig.6 Integration scheme of single-layer direct metal patterning ruthenium[69]

鎳因平均電子自由程同樣小于銅而獲得關注[72-73]。Josell[72]采用S 型負微分電阻模型研究了鎳的超填充過程。Huang[73]進一步研究了40 nm 線寬下富鐵鎳合金的無空隙填充。金是砷化鎵和氮化鎵基半導體技術接觸材料的首選。類似于硅基半導體中銅的超填充工藝，金高密度的技術集成也需要鑲嵌工藝[74-75]。Josell將銅超填充中的曲率增強加速劑覆蓋機制（CEAC）應用于金超填充，并研究了氰化物體系[55]、亞硫酸鹽體系[76-79]中金超填充的機理。銀的電阻率（1.59 μΩ·cm）小于銅（1.67 μΩ·cm）且其抗氧化性和抗硅化物形成性大于銅。基于工藝成本低、設備簡單和工藝可行的優點，電鍍銀實現無空隙超填充也獲得關注[56,80]。

非金屬材料，如納米碳材料，包括碳納米管和石墨烯，已被提出作為未來互連線的候選材料[58]。納米碳材料具有優異的物理性能，其超高導熱率有助于高密度集成系統的散熱[81]，最大載流密度比銅互連線高2 個數量級以上，具有較好的抗電遷移性能[82]。過去的20 年里，對多層石墨烯納米帶互連[83]、垂直石墨烯納米帶互連[84]、碳納米管互連[85]、全碳三維互連[86]的研究取得很大進展。在阻擋層方面，采用石墨烯作阻擋層，可以減少銅互連中電子的表面散射，增加晶粒尺寸，并與傳統的互補金屬氧化物半導體技術（CMOS）兼容[87]。在互連線方面，通過將銅與碳納米管共沉積制造銅碳納米管復合互連線[88]，可以實現碳納米管和銅之間性能和可靠性的平衡。但隨著集成電路特征尺寸的縮小，銅-石墨烯和銅-碳納米管復合互連都面臨由于散射概率增加而導致性能退化的挑戰。

將不同互連材料的優缺點進行整理，如表1 所示。在10 nm 節點以下，釕因具有更低的電阻率獲得廣泛關注。然而，釕是一種貴金屬，具有很高的惰性和硬度（6.5Mohs），不易在化學機械拋光（CMP）過程中除去。若采用現行的大馬士革銅互連工藝，CMP過程容易對低k介質造成損傷，導致成品率下降。因此，需要開發一種新的工藝來實現釕互連。鎳互連在23 nm 節點下由于電子散射增強而造成電阻率大幅上升，影響互連線的可靠性。Ag 互連在電遷移、應力遷移、與其他材料的粘附性、集成兼容性以及成本方面等都不及Cu 互連。雖然納米碳互連在理論上優于銅互連，但實際應用中納米碳互連的電性能比理論估計差很多。鈷在10 nm 節點以下表現出可靠的穩定性和較低的電阻率，并可與現行的大馬士革銅互連工藝相兼容，已成功應用于商業化。下一節將對銅互連與鈷互連的超填充機理及形核過程進行重點討論。

表1 不同互連材料的室溫電阻率（ρ）、平均電子自由程（MEFP）、擴散活化能（ΔE）以及優缺點的比較Tab.1 Comparison of bulk room-temperature resistivity (ρ), mean electron free path (MEFP), diffusion activation energy(ΔE) of different materials as well as advantages and disadvantages of different interconnect materials

續表1

2 互連金屬超填充機理

第1 節討論了金屬互連技術的發展和存在的問題，重點對新一代互連——鈷互連的研究現狀進行了論述，并介紹了其他潛在的互連材料和存在的問題。了解超填充現象產生的原因對于互連線的制造至關重要，本節對銅互連和鈷互連的超填充機理進行綜述。

2.1 銅互連超填充機理

在溝槽內實現鍍速差，即溝槽底部的鍍速大于溝槽側壁和開口處的鍍速，是實現金屬超填充的關鍵。一方面，在電鍍過程中，由于尖端效應，開口處的鍍速大于溝槽內部；另一方面，溝槽內部銅離子濃度的變化比開口處更容易受傳質的影響，在電沉積過程中，溝槽內部消耗的銅離子不能得到及時補充而導致鍍速下降。以上兩方面原因均會導致開口處的鍍速大于溝槽內部的鍍速，最終形成縮孔。因而，開發合適的添加劑，使溝槽開口處和溝槽內壁銅的沉積受到抑制、溝槽底部銅的沉積不受抑制從而實現超填充至關重要。

目前，針對銅互連中添加劑的作用，主要觀點分為兩類：一是溝槽不同位置上吸附的整平劑等分子的抑制作用；二是加速劑分子在溝槽內分布不同所帶來的促進作用。這兩種作用中哪一種占主導地位取決于溶液組成和添加劑的相對濃度。兩種作用的原理如圖7 所示[89]。

圖7 銅超填充過程中不同添加劑作用的原理示意圖[89]Fig.7 Schematic diagram of the effect of different additives during copper superfilling[89]

基于適用于亞微米級溝槽的單組分添加劑的擴散-吸附整平理論[3,90-91]，整平劑的作用機理可以用差分抑制模型解釋。由于電鍍過程中整平劑的消耗，整平劑在溝槽或通孔內部產生濃度差，從而產生不同的抑制效果。受整平劑控制的體系的特點是鍍銅表面呈圓形并且雜質含量較高。二次離子質譜（SIMS）分析表明，在以整平劑為主的鍍銅層中，C、O、S 和Cl 雜質的含量均較高[92]。

Kelly 等人[93]研究發現，含強整平劑的體系可以近似地用整平劑的擴散吸附理論來解釋，但只有雙（硫丙基）二硫化物（SPS）型加速劑和整平劑健那綠（JGB）協同作用才能實現整平。Wang 等人[94]通過量子化學計算來解釋JGB 的整平能力。JGB 具有良好的給電子能力，銅原子的未占據軌道易于接受來自JGB 的電子形成配位鍵，從而使JGB 在陰極表面的吸附更強，對銅在陰極上的電沉積有更強的抑制作用。

Lin 等[92]發現具有過高的擴散速率和較弱吸附能力的添加劑會導致縮孔缺陷。吸附能力強并具有高消耗速率和中等擴散速率的添加劑，或吸附能力弱但具有低消耗速率和低擴散速率的添加劑（如2-氨基苯并噻唑）可以在溝槽內形成濃度梯度，實現超填充。Wang[95-96]通過分子動力學模擬方法研究了新型整平劑溴化正丁基甲基哌啶（PP14Br）和氯化亞硝基四氮唑藍（NTBC）在銅(001)表面的吸附行為。PP14Br、NTBC 可以有效地使整個鍍層更加均勻。

雙（硫丙基）二硫化物（SPS）型加速劑和聚乙二醇（PEG）型抑制劑[97]體系可以用曲率增強加速劑覆蓋機制來解釋（CEAC）[98-101]。CEAC 模型認為，加速劑可以直接或間接地影響局部銅的沉積速率。電沉積過程中，溝槽內部表面積發生變化，溝槽內部的曲率快速變化，導致加速劑（SPS）快速積累，并降低了抑制劑（PEG）的吸附，使銅自下而上進行填充[99]。尤其在溝槽的底角處，隨著沉積的進行，表面積減小，曲率迅速增大，加速劑的快速累積導致在溝槽底角處的鍍速顯著加快。當銅填充接近開口時，溝槽中心的銅表面累積的加速劑濃度高于開口附近加速劑的濃度，導致銅的填充速率高于開口處的填充速率，形成蘑菇狀隆起，即“動量電鍍（Momentum plating）[98]”。

Wang[102]通過分子動力學模擬方法研究了單一添加劑噻唑啉基二硫代丙烷磺酸鈉（SH110）在銅(001)表面的吸附行為。SH110 是一種加速劑和抑制劑的組合，電鍍過程中SH110 中的雙硫鍵斷裂，噻唑啉通過絡合Cu+吸附在電極表面起到抑制作用，另一分子片段可以跟Cu+絡合，形成Cu-S-(CH2)3SO3–而起到促進作用。

2.2 鈷互連超填充機理

為解決銅大馬士革可擴展性的問題，人們正在積極探索可用于金屬互連的替代金屬，這就是鈷。就體電阻率而言，銅明顯優于鈷。然而，鈷的平均電子自由程比銅短得多。因此，由于電子在表面和晶界的散射減少，在納米尺度下鈷的電阻率小于銅的電阻率[35]。鈷只需要很薄的擴散阻擋層，這將減小高阻阻擋層的厚度[38]。省略阻擋層或減小阻擋層厚度的好處是在超填充之前溝槽開口更寬，這將降低沉積出不連續種子層或出現縮孔的風險。

然而，在研究超填充鈷的過程中，除了考慮添加劑的作用，還應考慮pH 對超填充的影響。在鈷沉積過程中，伴隨強烈的析氫，所以pH 對電鍍鈷的電流效率有很大影響。同時，納米尺度下溝槽內部傳質受限，局部pH 的變化也會導致鍍速差。因此，對于鈷超填充機理的研究，需要考慮pH 和添加劑的協同作用。近期，有關鈷自下而上超填充的研究較多，并提出了一些微納尺度下鈷超填充的機理，如氫誘導失活機制[14-15]、電壓性依賴抑制機制[16-17]、S 型負微分電阻機制（S-NDR）[18-19]、差動電流效率填充機制[20-22]等。相較于大馬士革銅互連工藝，鈷鍍液的組成更簡單，可以使用單一添加劑實現超填充。

2.2.1 氫誘導失活機制

Wu 和Wafula 等人[14-15]提出氫誘導失活機制來解釋鈷超填充過程，質子的作用機理如圖8 所示。質子還原為氫原子（H·）并吸附在新沉積的金屬Co 上，H·既可以兩兩結合生成H2，也可以與添加劑的官能團結合以減少活化添加劑的數量。隨著官能團的減少，添加劑XF 失去其抑制能力而失活，失活的添加劑從表面解吸。活性添加劑的表面覆蓋率的變化取決于添加劑擴散至表面的速度和添加劑被H·還原失活的速度。

圖8 氫還原添加劑失活示意圖[14]Fig.8 Schematic diagram of deactivation of additive reduced by hydrogen[14]

氫誘導失活機制如圖9 所示。在開孔窄至幾納米、深寬比超過10 的溝槽內，添加劑向溝槽底部的傳質主要通過擴散完成。電沉積開始時，添加劑在溝槽內的濃度與開口處相同，所以不同位置的抑制效果相同，電流密度保持不變。然而，隨著鈷沉積過程中氫的生成，溝槽底部由于較大的表面體積比，使更多的氫積聚在溝槽底部，表面覆蓋的活性添加劑失活的速率大于傳質補充的速率。最終溝槽底部鈷的沉積不受抑制。底部的局部電流密度超過了開口和側壁處的電流密度，鈷開始自下而上沉積。同時，受電流效率的影響，在較高電流密度下產生的氫更多，電流密度效應會在溝底產生更多的氫，進一步增強超填充。當沉積接近開口時，局部電流密度仍遠大于開口附近的局部電流密度，電流密度效應仍然會在特征區域提供更多的氫，自下而上填充繼續發生，導致蘑菇狀隆起。

圖9 用于鈷超填充的添加劑失活機制[14]Fig.9 Deactivation mechanism of additives used in cobalt superfilling[14]

2.2.2 電壓依賴性抑制機制

Huang 等人[16-17]研究了丁二酮肟（DMG）、環己烷單肟（CHO）、環己烷二肟（CHD）對超填充的影響。在低電勢下3 種添加劑均觀察到一種電壓依賴性抑制效應。在高電勢下抑制劑失去抑制能力，導致循環伏安曲線滯后，表現為S 型負微分電阻。

DMG 的加入不僅能快速、強烈地抑制沉積速率，而且能改變阻抗譜。3 種添加劑均可與Co2+絡合并吸附在電極表面產生抑制效果。對3 種添加劑的抑制效果進行比較發現，具有兩個肟基團的有機分子的抑制效果顯著強于具有一個肟基團的有機分子。在抑制劑失去抑制能力前，CHD、DMG 與Co2+的絡合物完全覆蓋電極表面，電流密度基本相同。由于[Co(DMG)2]ads發生解吸或DMG 與金屬離子共沉積發生在較低的電勢，使得DMG 抑制效果弱于CHD 的抑制效果。圖10 為不同濃度二肟類抑制劑存在下的循環伏安曲線。

圖10 在DMG、CHD 和CHO 存在下0.01%、0.03%的RDE上電沉積鈷的極化與無添加劑情況下的比較[17]Fig.10 Comparison of polarization of electrodeposittion of cobalt on (a) 0.01wt% and (b) 0.03wt% RDE in the presence of DMG, CHD and CHO with that without additives[17]

在具有高深寬比的溝槽（或通孔）內超填充鈷時，通過控制轉速來控制添加劑分子的傳質，使得螯合物吸附在溝槽開口處而產生抑制，而溝槽內部添加劑的消耗速度大于傳質補充的速度。螯合物不能完全覆蓋溝槽內部，形成抑制梯度，使得溝槽底部的鍍速大于側壁和開口處的鍍速，超填充開始在溝槽內部發展。

2.2.3 S 型負微分電阻機制

Josell 和Moffat 等人[103-105]為解釋銅超填充提出了S 型負微分電阻（S-NDR）模型。認為金屬超填充中沉積受抑制與否與體系中抑制劑的吸附和失活有關。S-NDR 也被用來解釋其他獲得超填充的金屬，如鎳和鎳合金[72,106-108]、金[109]和鋅[57]等。

Josell 和Moffat 等人在CoSO4+CoCl2+H3BO3電解液中，以聚乙烯亞胺（PEI）為抑制添加劑進行沉積，對循環伏安曲線進行IR 降補償，可以觀察到S型負微分電阻，如圖11a 所示。對硅通孔（Through silicon via，TSV）超填充進行建模。通過測量電壓電流以及控制轉速和抑制劑濃度，來研究鈷沉積與抑制劑間的相互作用。使用S-NDR 模型，利用衍生動力學來預測鈷的超填充。預測結果表明，沉積電勢和添加劑濃度對超填充的影響與實驗結果相吻合。

對于給定的PEI 濃度，通過施加不同的超電勢，溝槽內部可以獲得不同的活化高度，如圖11b 所示。因而，使用電勢階躍法將電極表面分成鈍化區和活化區。在–1.19～–1.31 V 的電勢范圍內，從–1.19 V 開始以–20 mV 增量進行階躍，每次階躍的停留時間分別為3 min 和5 min，鈷填充沿著V 形切口生長，表面的拐點表示電極鈍化區和活化區的高度。鈷超填充后的截面圖如圖11c 所示，使用階躍時間為5 min 的電勢波形可以在30 min 內完全填充溝槽。

圖11 電勢調節下的TSV 填充行為[19]Fig.11 Potential mediated TSV filling behavior[19]: (a) Cyclic voltammetry of Co deposition on a RDE in 1 mol/L CoSO4+0.2 mol/L CoCl2+0.5 mol/L H3BO3, pH=3.5, containing 5 μmol/L branched PEI (1800 g/mol) additive and cyclic voltammetry collected with compensation for the dissipative IR potential drop, (b) cross-sectional images of trenches after being electroplated for 10 min at different overpotential with plating bath containing 10 μmol/L branched PEI, (c) cross-sectional images of trenches after cobalt being electroplated in an electrolyte containing 20 μmol/L PEI

2.2.4 差動電流效率填充機制

Rigsby 和Brogan 等人[20-22]提出了差動電流效率填充機制。由于Co2+還原為Co 金屬的標準還原電勢（–0.28 V（vs. NHE））比H+還原為H2的標準還原電勢更負，因此析氫反應（HER）與金屬沉積反應競爭激烈。通過測定不同pH 下有無添加劑的循環伏安曲線和Tafel 曲線，發現pH 既不影響添加劑的抑制效果，也不影響金屬沉積的動力學。pH 對鈷沉積起始電勢的影響與涉及氫氧化物的反應機理一致[20]。

pH 對電流效率的影響如圖12 所示。電流效率隨著電流密度的升高而升高，并且這種影響隨著pH 的升高而顯著增強。

圖12 電流效率與pH、電流密度和電勢的關系[21]Fig.12 Relationship between current efficiency and pH, current density and potential[21]

圖13 為差動電流效率超填充機制示意圖。在電沉積開始時，溶液各組分的相對濃度在開口處和溝槽內均相等，沉積速率在任何地方都是緩慢且一致的。在電沉積過程中，受傳質的影響，pH 梯度和添加劑梯度在溝槽內迅速發展，導致溝槽內部和開口處電流效率、沉積速率產生差異，鈷開始自下而上填充。直到傳質誘導的濃度梯度消失，超填充停止。

圖13 差動電流效率超填充機制示意圖[20]Fig.13 Schematic diagram of Differential Current Efficiency Fill mechanism[20]

綜上，實現超填充的關鍵是在溝槽內部實現鍍速差。在銅的超填充過程中，主要關注由于添加劑的作用而導致鍍速差的產生。而在鈷的超填充過程中，由于析氫反應對電流效率影響巨大，研究溝槽內部鍍速差產生的原因時還需要考慮添加劑和pH 的作用。表2 列舉了已提出的銅超填充機理和鈷超填充機理。

表2 文獻報道中的銅超填充機理和鈷超填充機理Tab.2 Copper superfilling mechanism and cobalt superfilling mechanism reported

3 超填充金屬形核機理研究現狀

互連金屬線的形核和生長過程會對互連線的穩定性、電阻率有很大的影響。電沉積是一種簡單、經濟的金屬沉積方法。因此，有必要了解互連金屬的形核和生長過程來為目標產品設計正確的鍍液組成和工藝過程。

通過測量循環伏安曲線和恒電勢沉積過程中的計時電流曲線，可以獲得金屬形核和生長的相關信息。采用已經提出的二維晶核生長模型[110]、Sharifker-Hills 模型[111]和三維動力學控制形核生長模型[112]，對所得的計時電流曲線進行擬合，用以判斷金屬的形核過程。通過循環伏安曲線觀察峰值電流與掃描速度的關系，再根據電流密度（J）與時間（t）的關系（Jn～t），判斷n的數值，進而可判斷電結晶的形核和生長過程，判別標準如表3 所示。

表3 Jn～t 關系判別晶核生長過程Tab.3 Jn～t relationship to distinguish the growth process of crystal nucleus

本節回顧了對銅沉積和鈷沉積的研究，綜述了超填充過程中不同因素對金屬的形核生長和形貌的影響，包括基底、pH、添加劑、電解液類型等。

3.1 銅的形核機理

銅在擴散阻擋層上形核和生長的初始階段決定了銅薄膜的厚度、表面粗糙度和微觀結構。論述了在不同阻擋層（鈷[113]、釕[114-116]、鈦[117-118]、鉬[119]、鎢[120-121]、釕鉭[122]）上直接超填充銅的形核和生長過程，并討論了主鹽濃度、添加劑、電流密度對形核的影響。

Simpson 等人[113]在含有碳基活化劑的中性硫酸銅鍍液中采用脈沖恒電流沉積銅，研究發現銅在擴散阻擋層鈷基底上的沉積過程為瞬時形核過程，通過對計時電流曲線進行計算，得到了依賴于超電勢的形核位點密度的估計值。

Kailash 等人[123]采用電化學原子層沉積技術（e-ALD）制造原子級半導體互連材料，通過考慮銅離子的非穩態擴散傳質及其相關的表面電化學反應，建立了半解析的e-ALD 模型。采用該模型選擇出最佳工藝參數，使銅的e-ALD 具有最小的粗糙度變化和接近每周期一個單層的沉積速率。

納米孿晶銅具有超高強度、高延伸率、高電導率等性能。Zhu 等人[124]采用明膠作為單一添加劑電沉積大尺寸的無孔洞銅納米孿晶。溝槽內壁吸附的明膠大大增加沉積原子的表面張力，該表面張力會將一層表面吸附原子拖向晶格中的錯排位置，形成孿晶。

Byoungyong 等人研究了不同襯底（如釕[114]、鈦[117-118]、鎢[120-121]）上銅的形核和生長過程。用含有聚乙二醇（PEG）和健那綠（JGB）添加劑的檸檬酸銅鍍液，在3 nm 厚的原子層沉積（ALD）釕擴散阻擋層上直接電沉積銅。計時電流研究表明（圖14a），在-1 V 恒電勢沉積過程中，不論添加劑加入與否，銅的形核過程均為瞬時形核過程。但PEG 和JGB 增加了銅核密度，有助于在3 nm 厚的ALD 釕層上形成更薄且更均勻的銅膜，減小超填充過程中產生縮孔的可能性。而在不含添加劑的鍍液中，溝槽側壁上生長的銅核的面密度很低，因而容易形成大尺寸的銅晶粒，增大了阻塞溝槽開口、形成縮孔的風險。

在中性檸檬酸鹽鍍液中，Byoungyong 等人[117-118,120-121]研究了有無添加劑（PEG 或JGB）條件下，銅在鈦、鎢擴散阻擋層上的形核和生長過程。對計時電流曲線擬合后發現（圖14b—e），在鈦基底上，加入添加劑后，銅的形核和生長過程為三維擴散控制漸進形核過程（圖14b）。這是因為添加劑在鈦表面上的吸附抑制了早期銅沉積過程中的形核。隨著沉積的進行，添加劑分子從鈦表面解吸，為銅的形核和生長提供新的活性位點。不含添加劑的條件下，銅在鈦上的沉積過程為二維瞬時形核生長過程（圖14c）。銅電沉積過程中的不同階段，如早期形核階段、核重疊階段和成膜階段，可以通過銅膜表面粗糙度的變化進行判斷。銅在鎢基底上的沉積過程均為三維擴散控制瞬時形核過程（圖14d—e）。在不含添加劑時，銅膜具有兩相生長特征，下層為光滑表面，上層為大的稀疏的銅團簇。加入PEG 后，添加劑在達到峰值電流后有效地抑制了進一步的銅形核。

圖14 銅在不同基底上恒電位沉積過程中的標準計時電流曲線與根據SH 模型、2D 理論形核模型的標準計時電流曲線的比較[114,117-121]Fig.14 Comparison of standardized current transient during copper potentiostatic deposition at different substrates with current transient based on SH model and 2D theoretical nucleation model: (a) –1.0 V on ruthenium substrate, (b) on titanium substrate in acid citric acid bath, (c) at –1.0 V on titanium substrate, (d) at –1.0 V on tungsten substrate in neutral copper-ammonia-citrate,(e) at –1.0 V on tungsten substrate in neutral citrate bath, (f) on molybdenum substrate in sulfate-copper sulfate solution[114,117-121]

在硫酸銅-乙二胺中性鍍液中，Wang 等人[119]研究了超薄鉬膜上銅的電沉積過程。對標準化計時電流曲線（圖14f）分析后發現，在電沉積的初始階段，銅在鉬上的沉積過程為三維擴散控制瞬時形核生長過程。觀察0.1～50 s 時間段內沉積的銅的表面形貌，在沉積的初始階段（0.1～0.5 s），銅形核密度從6×10–8cm–2增加到6×10–9cm–2，然后銅核密度幾乎保持不變，5 s 后銅核均勻分布在鉬上，表明銅在鉬上形核和生長的瞬時性，如圖15 所示。

圖15 不同恒電勢下20 nm 鉬上沉積的銅的掃描電鏡圖像[119]Fig.15 SEM images of copper deposited on 20 nm molybdenum at constant potentials for (a) 0.1 s, (b) 0.2 s, (c) 0.5 s, (d) 1 s,(e) 5 s and (f) 50 s[119]

在酸性硫酸銅鍍液中，Nagar 等人[122]在釕鉭合金上直接電沉積銅。研究發現銅核密度隨電流密度的增加而增加，但有一個限度，如圖16 所示。銅離子濃度通過影響過電勢影響銅核密度。恒電流沉積表明，形核在早期階段迅速發生。使用低濃度的鍍液會產生更多的銅核，易于生成較薄的銅膜。

圖16 銅核密度（Np）與電流密度（J）/過電勢（ηR）的關系[122]Fig.16 Relationship between copper core density (Np) and current density (J)/ overpotential (ηR)[122]

Nagar 等人[116]研究了銅離子濃度、硫酸、鹽酸和聚乙二醇（PEG）對銅在釕阻擋層上形核和生長的影響。在沒有PEG 的情況下，低濃度的Cu2+和Cl-以及高濃度的H2SO4利于銅核的形成。加入PEG 后，Cu2+和H2SO4作用不變，但存在最佳的Cl-濃度，PEG 的加入會導致銅核密度增加。

Jiaping 等人[125]采用甘油作為銅電沉積的添加劑，研究發現在焦磷酸鹽鍍液中銅的沉積過程為三維擴散控制瞬時形核過程。甘油增加了銅的沉積過電勢，從而生成更加致密的銅膜，但甘油的加入并不改變形核過程。

綜上，銅在不同擴散阻擋層上的形核和生長過程大多為三維擴散控制瞬時形核過程，較低主鹽濃度和抑制類添加劑會抑制銅核的生長，產生更大的極化，從而使得銅核密度上升，有助于沉積出較薄且均勻的銅膜。

3.2 鈷的形核機理

鈷的形核和生長過程對互連線的穩定性、電阻率有很大的影響。下面將重點論述不同添加劑、鍍液體系、主鹽濃度、超電勢、pH 等對鈷沉積過程的影響。

Hu 和Huang 等人[126-127]研究了在二肟類添加劑（如呋喃二肟、丁二酮肟、環己烷二肟等）的作用下，鈷在極薄鈷膜覆蓋的硅表面上的形核和生長過程。對于計時電流曲線中出現的雙峰現象，作者提出了兩步還原機理，如圖17 所示。二肟類分子的抑制效果與螯合物的形成有關，抑制效果的消失與螯合物的還原有關[16]。Co2+與二肟類分子（L）形成Co(L)2螯合物，相較于Co2+，Co(L)2更容易吸附在鈷膜上。當陰極極化足夠大時，吸附的螯合物Co(L)2還原為Co。隨著螯合物還原的進行，鈷膜附近的螯合物濃度降低。當溶液中Co(L)2耗盡時，游離Co2+的還原和氫析出反應同時發生[128]，從而產生第二個形核電流峰。對計時電流曲線進行擬合[127]，填充過程中鈷的形核過程為漸進形核過程。

圖17 DMG 添加劑存在下鈷的形核機理[126]Fig.17 Nucleation mechanism of cobalt in the presence of DMG additive[126]

Mehmood 等人[129-130]研究發現，fcc-Co 的形成取決于沉積超電勢。根據經典的電化學形核理論，由N個原子形成的三維團簇的大小取決于超電勢，如式1。其中，z為金屬離子的價態，e為元電荷，b為取決于團簇形狀的常數，η為超電勢。臨界團簇NC的大小隨超電勢的增大而減小。

晶核的總自由能由體相自由能與表面能之和組成，fcc-Co 的體相自由能大于hcp-Co 的體相自由能，但表面能較小，當GTotal,fcc

Pagnanelli 等人[131]在硫酸鈷溶液中研究了脈沖電流沉積法制備鈷納米粒子過程中超電勢和Co2+濃度對鈷沉積過程的影響。當增大過電勢時，會增加表面的活性位點，鈷核的密度增加，晶粒尺寸顯著減小。通過增加電流密度可以降低晶粒的粒徑。在高Co2+濃度（0.1 mol/L）下得到致密的納米顆粒（10 nm），其尺寸和分散度隨沉積時間的延長而增大；在低Co2+濃度（0.01 mol/L）下，晶粒在達到臨界尺寸（35 nm）后停止生長。

Giorgio 等人[132]研究了在硫酸鈷溶液中鈷在鋁上的恒電勢沉積過程，當Co2+濃度小于0.2 mol/L 時，形成六角納米晶片，其形貌、尺寸分布和密度幾乎不受外加電勢的影響；當Co2+濃度增加到0.2 mol/L 時，由于納米鈷催化水還原引起pH 升高而形成Co(OH)2納米片，覆蓋圓形納米鈷顆粒。通過分析三維混合動力學擴散控制下生長的孤立粒子表面的pH 和Co2+濃度的變化，可以定性地解釋Co2+濃度的影響。

Mukhtar 等人[133]研究硫酸鈷溶液中Co2+濃度和溫度對鈷形核的影響。高Co2+濃度有利于fcc-Co 形核，Co2+濃度對形核的影響如圖18 所示。隨著Co2+濃度的增加，飽和晶核密度增加，有利于形成較小的晶核，有利于fcc-Co 的形成。電沉積鈷納米線的結構也與鍍液溫度有關，溫度升高，沉積過程的活化能減小，導致極化減小，晶核的臨界尺寸增大、晶核密度降低。容易形成更大的鈷晶核，當鈷晶核半徑大于臨界半徑時，形成hcp-Co。

圖18 Co2+濃度對形核尺寸影響示意圖[133]Fig.18 Schematic diagram of influence of Co2+ concentration on nucleation size[133]

Mendoza 等人[134-135]采用循環伏安法和電勢階躍法研究了pH 為9.5 的CoCl2和NH4Cl 鍍液中，鈷在金電極上沉積的電化學行為。在多晶金電極上發生鈷的欠電勢沉積，在恒電勢溶解中存在兩個溶解峰，欠電勢鈷的沉積過程包括吸附過程和二維擴散控制的形核過程。同時研究了在多晶金電極上欠電勢沉積鈷和超電勢沉積鈷的轉變。超電勢鈷的沉積過程包括一個吸附過程和一個二維和三維擴散控制的形核生長過程。比較SH 模型和HT 模型可以得到相似的結論。

Brasiliense 等人[136]采用暗場光學顯微鏡監測納米電極上的電化學過程。研究發現，光強度與電荷之間的良好相關性能夠檢測和分析約100 nm 的鈷納米粒子的生長過程。在電化學過程中，粒子的動態尺寸和光學特征發生變化。該方法可以同時獲取電化學過程中關于電化學、尺寸和化學的信息。Brasiliense 同時提出了獨特的機理，如圖19 所示，橙色表示電化學步驟，藍色表示光學上可見的化學反應。還原過程從鈷沉積（rxn 1）轉變為通過ORR 的催化作用（rxn 2）將Co 轉化為Co(OH)2。

圖19 ORR 與Co 電沉積機理的耦合[136]Fig.19 Coupling of ORR and Co electrodeposition mechanism[136]

Hamuli? 等人[137]研究了中性氯化鈷鍍液中鈷離子濃度、溫度對鈷在金基底上形核和生長過程的影響。鈷沉積層厚度隨著Co2+濃度的增加而線性增加，斜率為3 μm/mol Co2+，表明沉積過程處于擴散控制。鈷沉積層厚度與溫度呈現指數關系，隨溫度的升高，沉積層的厚度大大增加。

Song 等人[138]研究了酸性氯化鈷鍍液中Co2+濃度對形核和生長的影響。低Co2+濃度下鈷沉積層為針狀顆粒，隨著Co2+濃度的增加，轉變為金字塔狀和結構較粗的細長脊狀晶體。

綜上，不同體系中沉積條件對鈷的形核和生長有不同的影響。鈷在不同鍍液體系和不同基底上的形核和生長過程大多為三維擴散控制漸進形核過程。將不同體系下銅與鈷的形核和生長過程進行匯總，如表4所示。

表4 文獻報道的銅與鈷的形核和生長的研究結果Tab.4 Research results of nucleation and growth of copper and cobalt reported

續表4

4 展望

芯片制造離不開金屬互連，銅因其優異的性能取代鋁互連。然而隨著互連線尺寸的不斷縮小，銅互連線漸漸無法滿足人們的需求。鈷在微納尺度下具有比銅更好的電性能，得到了人們的關注。為實現微納尺度下鈷超填充，選擇合適的添加劑，使得在沉積過程中，溝槽底部處于活化態，側壁、開口處于鈍態，從而實現超填充。同時還要考慮填充過程中pH 對填充速率的影響。近期，對于銅超填充和鈷超填充機理研究較多，提出了很多機理解釋超填充，包括銅的擴散-吸附整平機理和曲率增強加速劑覆蓋機制（CEAC），以及鈷的氫誘導失活機制、電壓性依賴抑制機制、S型負微分電阻機制（S-NDR）、差動電流效率填充機制等。同時，互連金屬形核過程對互連線的性能具有很大影響。不同體系中，超電勢、溫度、濃度、添加劑等均會對形核過程有很大影響。然而，在鈷超填充過程中，研究者大多關注添加劑對于超填充效果的影響，對添加劑在沉積中的作用機理缺少關注。關于pH 的研究，也僅關注pH 對電流效率的影響，對pH在沉積過程中的影響也沒有深入的研究。同時，還缺少可靠的數學模型來解釋鈷超填充。沉積過程中沉積條件（超電勢、溫度、濃度等）、添加劑對于鈷形核和生長過程的影響也需要進一步研究。