多通道彈丸破片測速系統關鍵技術設計與應用

楊文福,陳員義,周祥明,徐華銀

(1.江西師范高等專科學校 物聯網學院， 江西 鷹潭 335000；2.江西師范高等專科學校 航空旅游學院， 江西 鷹潭 335000；3.江西師范大學 教務處， 南昌 330000)

高速飛散破片是殺爆戰斗部中的重要毀傷元，其飛散速度是衡量戰斗部威力效應的重要指標之一[1]。針對彈丸破片速度測試，當前以利用定距測時原理的接觸式測量和非接觸式測量為主[2]。非接觸式測量法容易受到試驗現場惡劣環境的影響，如戰斗部爆炸時產生的瞬態高溫、高壓、強沖擊等，降低測試系統對破片的探測和分辨能力，且使系統防護困難，導致測試誤差較大，成本較高[3-5]。接觸式測量法成本低，安裝操作簡單，滿足一般靶場彈丸破片測速要求。但現有接觸式測量法存在以下不足：銅絲靶網制作復雜，制作周期長；測試通道數固定，可擴展性較差；測試數據存儲可靠性較差，上位機顯示軟件操作繁瑣等。

針對上述接觸式測量法存在的不足，本系統擬選用印刷電路板(PCB)工藝制作的梳狀靶，以FPGA為控制核心，采用單片高速A/D轉換器，通過多路模擬開關實現對32路斷通靶信號的采集，然后將測試數據存儲到非易失性NAND Flash中，并提出一種基于LabVIEW的上位機實現方案。

1 系統原理設計

梳狀靶是一種典型的通靶，具有加工、使用方便、可批量生產等特點，通常為開路狀態。當金屬彈片打在梳狀靶上時，梳狀靶短路，由脈沖發生電路產生一個正的單脈沖信號[6-8]。根據定距測時法原理，在破片測速試驗中，以戰斗部爆心為原點，根據測試要求在距爆心距離為x1、x2、x3、…處面向爆心布設梳狀靶，梳狀靶的中心法線與爆心和梳狀靶中心連線重合。各梳狀靶通過信號線與測試系統各通道一一對應連接，同時在彈丸起爆位置布設線。彈丸起爆后，斷靶線斷開，測試系統接收到啟動信號并開始記錄，各通道獲得統一的時間基準，系統對破片通過各梳狀靶時產生的單脈沖信號進行存儲，可以得到破片從彈丸起爆點到各個梳狀靶布設點的時間，通過時間和距離可以計算出破片到達各測點的平均速度，通過破片到達不同距離梳狀靶的速度可以推算出破片初始速度。梳狀靶測速原理如圖1所示。

圖1 梳狀靶測速原理示意圖

系統采用存儲測試原理設計[9]，主要工作是完成各路梳狀靶產生的模擬脈沖信號的調理、采集、存儲、傳輸和顯示處理。由梳狀靶(通靶)信號調理電路、A/D轉換器、FPGA邏輯控制器、NAND Flash存儲器、數據傳輸接口和電源管理模塊組成。工作原理如圖2所示。

圖2 系統工作原理框圖

系統工作過程：試驗前，根據爆炸當量和各測點相對于爆心的距離對測試系統進行采樣頻率、存儲長度等相關工作參數的設定；系統對設定好的工作參數具有記憶功能，此時系統可斷電進入等待狀態；然后在“起爆”信號之前，系統上電，進入循環采樣階段；戰斗部起爆后，斷靶信號使系統觸發，各通道信號在同一時基下開始記錄，將有效數據保存到存儲器中；存儲完成后可通過USB接口進行數據讀取，利用上位機對測試數據進行顯示處理。

2 關鍵技術

2.1 基于FPGA的采集控制邏輯設計

目前，現有存儲式破片測速系統大多數采用多通道多A/D轉換器的架構，控制器以單片機為主，且存儲芯片多為SDRAM等易失性存儲器，系統功耗較大、成本較高，且體積較大攜帶不方便[10-11]。本系統提出一種以FPGA為控制核心，基于單片高速ADC的采集邏輯控制方案。FPGA控制邏輯如圖3所示。

圖3 FPGA控制邏輯框圖

2.1.1多路模擬開關設計

多路模擬開關的選取主要考慮以下指標：通道數量、導通電阻、泄漏電流、切換速度和芯片電源電壓范圍等[12]。系統選用ADI公司的16選1高速模擬開關ADG706，其導通電阻為2.5 Ω，電阻平坦度為0.5 Ω，泄漏電流為100 pA，切換速度高達16 MHz，-3 dB帶寬為25 MHz，電源電壓范圍為1.8～5.5 V，滿足設計要求。FPGA邏輯電平的上升和下降時間都很短，可實現時序邏輯的精準控制[13]，兩片ADG706可在FPGA控制下采用級聯的方式實現32路通道切換。兩片ADG706芯片的模擬選通端A3～A0以及使能端EN與FPGA相連，通過控制EN1、EN2實現兩片ADG706的選通，然后通過控制被選通ADG706的A3～A0實現該芯片上16路通道的選通。各通道與控制代碼間的對應關系如表1所示。上述設計讓系統只需使用單片ADC，減少了器件數量，簡化了電路設計，使系統體積減小，成本和功耗降低。通道選通控制仿真波形如圖4所示。

表1 通道選通信號

2.1.2多通道數據編幀

根據對梳狀靶產生的脈沖信號的采樣需求，要求各通道采樣率達到1 MHz，所以32路總采樣率為1 MHz×32=32 MHz。為方便時序邏輯設計和信號采樣率控制，將采樣的數據幀設置為固定格式，數據幀結構格式如表2所示，以行為單位進行各通道模擬信號的A/D采集。因各通道采樣率均需滿足1 MHz，故每個采樣點采樣頻率取1 MHz。在幀尾增加幀計數FH、FL和幀結束標志55、AA，便于上位機回讀數據時檢測是否發生丟幀和誤幀。因此一個完整的幀結構為6×6的矩陣，一幀數據的總采樣率為1 MHz×6×6=36 MHz，總數據量為2 byte×36=72 byte。該幀結構保證各采樣點均勻采樣，使多路數據有序寫入存儲器，且在上位機讀取數據后便于區分各路模擬信號的量化數據。

表2 數據幀結構格式

幀結構設計完成后，利用FPGA中豐富的IP核資源例化一個ROM IP核，用于幀結構的配置。將表1中16進制的通道選通信號按表2所示數據幀結構格式寫入ROM中的幀結構配置文件，實現多通道的地址切換，保證了各通道在規定的采樣率下進行采樣。通過調整幀結構可以對選通的通道數進行靈活選擇，也可以根據需要改變特定通道的采樣率。

2.1.3A/D采集控制邏輯設計

由每幀數據總采樣率為36 MHz，且采樣周期需遠大于ADG706的切換時間，系統選用ADI公司16位、采用多級差分流水線架構的模數轉換器AD9266-40，芯片內部模擬電路1.8 V供電，數字電路3.3 V供電，最高采樣率可達40 MHz，工作時鐘CLK+、CLK-和模擬信號輸入VIN+、VIN-均采用差分輸入，可提高信號精度，抑制共模干擾。AD9266-40與FPGA間的接口連接如圖5所示。

圖5 AD9266-40與FPGA接口設計框圖

工作時鐘AD_CLK+、AD_CLK-電平標準為LVPECL，供電電源2.5 V，由FPGA的Bank3直接提供，且時鐘頻率為36 MHz。數據輸出格式可由AD_SCLK/DFS配置，在SPI模式禁用時，DFS為高電平時，輸出數據為二進制補碼，DFS為低電平時，數據輸出為二進制偏移碼。輸出數據數字時鐘AD_DCO為36 MHz，每次采樣值分兩次輸出，在AD_DCO上升沿輸出采樣值的8位偶數位，下降沿輸出8位奇數位，且在FPGA中完成拼接。系統總體采集控制流程如圖6所示。

圖6 采集控制邏輯流程框圖

2.2 基于LabVIEW的上位機軟件設計

本系統實現了一種基于LabVIEW的上位機設計方案。LabVIEW是基于數據流的編譯型圖形編程環境[14]，可靈活選擇特定通道數據在同一窗口顯示，且為各通道測試曲線分配不同的顏色，利用游標對所選通道之間的時間間隔實時顯示。與Visual Basic相比較，利用LabVIEW開發的應用程序具有更容易擴展、便于維護的特點。

上位機主要包括以下功能模塊：啟動界面、通信模塊、配置模塊、自動標定模塊、文件存儲和轉化模塊、實時預覽、回放功能、多功能信號分析和系統操作功能等。上位機操作流程如圖7所示。

圖7 上位機操作流程框圖

3 試驗驗證

本系統已在多次實彈靶場彈丸破片測速現場試驗中得到成功應用，充分驗證了其準確性、通用性及可靠性。圖8是某型彈靶場破片測速試驗現場布局，將被測彈用木質支架架設到離地面1.5 m高度處，爆心取為被測彈中軸線到地面的投影。梳狀靶布設在地面上以爆心為圓心夾角約為120°的3個方向上，每個方向布設4個梳狀靶，且同一方向的4個梳狀靶交錯布設并由金屬支架架高1.5 m，各靶到爆心的距離分別為6 m、8 m、10 m和12 m。測速系統由一路斷靶信號觸發啟動記錄，各測點具備統一時基。圖9是數據處理階段上位機的顯示波形圖，表3是一次試驗后3個方向的數據測試結果。從測試結果可以看出，破片速度隨著測點距離的增加是單調遞減的，符合一定的衰減規律[15]。

圖8 某型彈彈丸破片測速現場布局示意圖

圖9 上位機顯示波形圖

表3 某型彈一發測試結果

由多次試驗后的上位機顯示波形與測試結果可以看出，采用本系統測量的數據捕獲率較現有測試系統更高，數據準確率高，同時本系統在現場使用時操作簡單，大大提高了測試效率。

4 結論

1) 經多次現場驗證，本系統捕捉有效梳狀靶斷靶信號的通道數在95%以上，為各類彈丸破片殺傷力評估提供了有效可靠的測試手段。

2) 測試人員可根據具體測試任務進行通道數的靈活選擇和系統工作參數的可編程設置，同時上位機軟件操作直觀簡單，數據處理準確高效，滿足對不同彈丸破片的測試需求。

3) 與現有接觸式破片測速系統相比，本系統具有通道可靈活配置與擴展、可靠性高，上位機操作智能化、交互性好，測試數據精確度高等優點。