基于CPLD的多功能數(shù)字光發(fā)射機設(shè)計與實現(xiàn)

秦 蒙，張長恒，何遠綱，趙 行

(1.重慶電力高等專科學校 信息工程學院，四川 重慶 400053；2.中國移動通信集團山東有限公司濟寧分公司，山東 濟寧 272000；3.國網(wǎng)重慶市電力公司市南供電分公司，四川 重慶 400060)

0 引言

隨著世界通信技術(shù)的不斷發(fā)展，光纖通信憑借著其通信容量大、抗干擾能力強、傳輸速度快等優(yōu)點逐漸發(fā)展成為目前最主要的通信方式之一。光纖通信是一種高質(zhì)量的信息傳輸方式，不但可以單獨傳輸模擬信號和數(shù)字信號，而且還能同時傳輸數(shù)字信號和模擬信號，實現(xiàn)各種信號的綜合傳輸。在各種通信網(wǎng)絡(luò)中，以數(shù)字通信為最佳傳輸方式，而光纖系統(tǒng)又非常適合數(shù)字信號的傳輸。因此，數(shù)字光纖通信系統(tǒng)是光纖通信研究的重點。以光纖通信技術(shù)為依托，數(shù)字光端機開始迅速發(fā)展，并廣泛應(yīng)用于安防、電信、電力、工業(yè)控制等領(lǐng)域[1-3]。

1 系統(tǒng)組成

本文所設(shè)計的光發(fā)射機主要由視頻信號處理模塊、A/D轉(zhuǎn)換模塊、核心控制模塊CPLD、并/串轉(zhuǎn)換模塊、光電收發(fā)模塊、電源控制模塊和RS232模塊等組成。在視頻信號處理模塊中，首先將模擬視頻信號進行放大，并通過緩沖放大、同步分離等操作對模擬視頻信號進行相關(guān)處理，然后通過A/D轉(zhuǎn)換模塊將其轉(zhuǎn)換為數(shù)字視頻信號，并傳送給核心控制模塊CPLD進行處理；核心控制模塊CPLD主要完成各類信號的數(shù)字復(fù)接工作，并將一次復(fù)接后的8 bit并行數(shù)據(jù)通過8B10B編碼轉(zhuǎn)換為10 bit并行數(shù)據(jù)；并串轉(zhuǎn)換模塊則將CPLD輸出的10 bit低速并行信號轉(zhuǎn)換為高速串行差分信號進行傳輸；光電收發(fā)模塊主要用來實現(xiàn)電光轉(zhuǎn)換，并將轉(zhuǎn)換后的光信號通過光纖傳送出去。其系統(tǒng)框圖如圖1所示。

圖1 光發(fā)射機結(jié)構(gòu)

2 數(shù)字復(fù)接部分硬件設(shè)計

在光發(fā)送機前端，經(jīng)過A/D轉(zhuǎn)換的數(shù)字信號屬于低速并行信號，不能滿足光纖高速傳輸?shù)囊螅虼艘ㄟ^數(shù)字時分復(fù)用技術(shù)將多路低速合并為一路高速數(shù)據(jù)信號，然后再交由光纖進行高速傳輸[4]。這里采用的是二次復(fù)用方式，逐步將低速信號變?yōu)楦咚傩盘枴Ｆ渲幸淮螐?fù)用主要由核心控制芯片CPLD來完成，二次復(fù)用主要由并/串轉(zhuǎn)換模塊來完成。

本設(shè)計一次芯片選用的是Altera公司的EPM570T100C5。該芯片內(nèi)部具有穩(wěn)壓器，支持3.3 V/2.5 V/1.8 V3種低壓供電方式，同時兼容LVTTL/LVCOMES兩種邏輯電平，待機電流最低可達29 μA；此外，其內(nèi)部還具有570個邏輯單元(相當于440個宏單元)，76個IO口，且最大工作時鐘可達66 MHz。發(fā)送端CPLD一次復(fù)接電路設(shè)計原理圖如圖2所示。二次復(fù)用芯片選用TI公司的SN65LV1023， SN65LV1023是一款高性價比的10∶1串行器，并行數(shù)據(jù)采用的是LVTTL電平進行傳輸，串行數(shù)據(jù)采用的是低電壓差分信號(LVDS)進行傳輸，所以整個模塊具有很低的片內(nèi)功耗，在66 MHZ的系統(tǒng)工作時鐘下，其功耗卻低于45 mW。SN65LV1023的外圍電路如圖3所示。

圖2 發(fā)送端CPLD外圍電路設(shè)計

圖3 SN65LV1023外圍電路

3 光發(fā)送機數(shù)字復(fù)接部分軟件設(shè)計及仿真

由于CPLD工作的時鐘頻率為54 MHz，所以為了得到視頻信號的采樣時鐘頻率13.5 MHz，需要將系統(tǒng)時鐘54 MHz進行四分頻，然后在這個較低的時鐘下對視頻信號進行采樣，并將采集到的數(shù)字信號暫存到CPLD的緩沖寄存器中，在經(jīng)過調(diào)整、定時后完成一次復(fù)接，然后通過8B10B編碼器編碼后[5]，再通過一高速時鐘控制，分四個時隙將10 bit并行信號發(fā)送給并化器SN65LV1023，再由其進行二次復(fù)接工作。數(shù)字復(fù)接模塊的軟件設(shè)計框圖如圖4所示。

圖4 數(shù)字復(fù)接模塊軟件設(shè)計框圖

由圖4可以看出，54 MHz主時鐘CLK首先在分頻器的作用下，通過四分頻得到13.5 MHz的采樣時鐘CLK4，并由采樣時鐘對各路模擬信號進行采樣，從而得到8 bit的并行數(shù)字信號，然后分別讀入到CPLD內(nèi)部的緩沖存儲器中，在逐步完成一次復(fù)接后，交由8B10B編碼器完成編碼工作，并在主時鐘的控制下送入到SN65LV1023芯片中進行二次復(fù)接。

在13.5 MHz的采樣時鐘頻率的控制下，CPLD將四路視頻信號通過IO口將A/D轉(zhuǎn)換后的數(shù)字視頻信號讀入到相應(yīng)的緩存中，并完成一次復(fù)接。數(shù)字信號的一次復(fù)接波形圖如圖5所示。

圖5 數(shù)字信號一次復(fù)接波形圖

其中，clk為13.5 MHz采樣時鐘，in_data1，in_data2，in_data3，in_data4分別為四路數(shù)字視頻信號，它們均由IO口讀入到CPLD中。cnt4為時隙標志位，當其為“00”時，則將第一路信號in_data1讀入到dout中進行輸出；當其為“01”時，則將第二路信號in_data2讀入到dout中進行輸出；當其為“10”時，則將第三路信號in_data3讀入到dout中進行輸出；當其為“11”時，則將第四路信號in_data4讀入到dout中進行輸出，依次循環(huán)往復(fù)完成數(shù)據(jù)的復(fù)用。

在完成一次復(fù)用后，由8B10B編碼器進行編碼，然后再由并化器進行二次復(fù)用。數(shù)字信號二次復(fù)用(并串轉(zhuǎn)換)的波形圖如圖6所示。

圖6 數(shù)字信號二次復(fù)用(并串轉(zhuǎn)換)波形圖

其中，clk為時鐘脈沖，clr為清零信號，din為輸入的編碼后10 bit數(shù)據(jù)，dout為數(shù)據(jù)串行輸出，cnt10為數(shù)據(jù)標志位，在其值從0遞增到9的過程中，依次將并行輸入的第一位到第十位發(fā)送給dout進行串行輸出，依次循環(huán)往復(fù)，完成二次復(fù)用，最后將并行信號轉(zhuǎn)為高速串行信號進行傳輸。

4 結(jié)語

本文所研發(fā)的光發(fā)射機再完成軟硬件設(shè)計后，進行了整個系統(tǒng)的調(diào)試與測試。測試結(jié)果表明，該款多功能數(shù)字光發(fā)射機具有功耗低、工作穩(wěn)定、實時性好、靈活性高及可擴展性強等優(yōu)點，滿足了預(yù)定的設(shè)計要求，證明了該方案的可行性與正確性，具有一定的實用價值。