數字電路時間同步實驗設計

楊 靜，周 軍，穆華俊

（武漢大學 電子信息學院，湖北 武漢 430072）

數字系統的時間同步具有非常廣泛的應用，電信系統[1]、電力系統[2]、天文觀測[3]、金融[4]、軍事[5]等對時間同步精度都有相應的要求[6]。以電力系統的行波測距為例，當時間同步誤差為1 ms 時，所測得的故障點與維修人員的距離誤差為150 km，這樣的結果幾乎沒有使用價值；但當時間同步誤差減小到1 μs 時，距離誤差僅為150 m；而巡航導彈的時間同步誤差只有在50 ns 以內時，才有精確命中目標的可能性。微小的時間同步誤差可以造成很大的測距誤差，可謂是“失之毫厘，謬以千里”。一般而言，電力傳輸、衛星導航、軍事等領域對時間同步精度要求較高，通常要達到 μs 乃至 ns 級。

傳統的數字電路課程鮮有涉及時間同步的內容，且時間同步的實現還具有以下不同于一般數字電路實驗的特征：①數字電路實驗的結果一般是確定的，輸入輸出均為明確的“0”“1”信號，而時間同步的結果具有不確定性，所關注的是同步誤差的大小及其影響因素；②數字電路實驗多局限于單個獨立的數字系統，而時間同步則涉及兩個或兩個以上的數字系統，必須考慮多系統協同工作問題。因此，設計時間同步實驗對于數字電路課程的學習具有很好的補充與深化作用。

將科研融入教學是高校教學改革的發展方向[7]，源于科研的實驗項目通常具有更好的系統性、完整性以及更明確的工程背景，更有利于培養學生的創新實踐能力[8]。我校在高頻地波雷達的系統研制和應用方面已有三十多年的歷史，積累了豐富的科研成果。其中，多部同頻高頻地波雷達的組網探測要求雷達之間滿足高精度時間同步[9]，為此我們研制了雷達同步裝置[10-11]。基于此，我們對雷達同步裝置進行了簡化設計，將其引入實驗教學，設計了數字系統的時間同步實驗。該實驗利用FPGA 芯片、信號發生器、GPS 接收天線、GPS 可馴鐘等器件，模擬數字系統的直接同步和間接同步兩種方案，并對時間同步誤差進行測量分析。在此基礎上，還探索了若干工程實際問題的解決方法。本實驗有助于學生掌握數字系統時間同步的基本方法，培養在工程背景下進行數據統計分析的能力，鍛煉多系統協同工作的意識和思維。

1 實驗設計思路

雷達網絡中各站點之間的同步方法一般分為直接同步、間接同步和獨立式同步三種類型[12]。直接同步是指通過數據傳輸通道將觸發脈沖、頻率基準信號和射頻編碼信號等從一個站點傳送至另一個站點。數據傳輸通道的種類包括微波中繼、衛星通信、短波通信和有線傳輸等。間接同步法是指每個站點設置一個高穩定時鐘，用來提供時間、頻率以及相位相參的基準信號。這些時鐘需定期用同一個更高精度的時間基準來校準。獨立式同步主要適用于非合作的機會照射源的情況，接收機利用發射極的直達波信號或者地物散射波來提取同步信息，精度一般不高，只用作粗測和告警。

由于本實驗關注的是高精度時間同步問題，因此在設計實驗時，僅以雷達站的直接同步和間接同步兩種方式為原型，所設計的電路結構框圖如圖1 所示。

圖1 實驗電路結構框圖

上述電路中，FPGA1 和FPGA2 是兩片相同型號的FPGA 芯片，用以代表兩個數字系統。兩片FPGA的時間同步情況通過其產生的矩形脈沖波來反映。FPGA 以同步控制信號的上升沿為參考時間，延遲一定時間產生矩形脈沖波。兩路矩形脈沖波的上升沿時刻、周期均設置為相同的數值。將兩路矩形脈沖波接入示波器的兩個通道，觀察其上升沿時間差，即為兩片FPGA 的時間同步誤差。

直接同步方案里，兩片FPGA 的時鐘源由兩臺信號發生器提供，同步控制信號由 FPGA1 產生并通過一根導線傳送給FPGA2。由于同步控制信號由一個數字系統直接傳送給另一個數字系統，因而稱為直接同步法。

間接同步方案里，時鐘源和同步控制信號由兩塊GPS 可馴鐘提供。除了這兩路信號外，可馴鐘還串行輸出時間信息包數據給 FPGA。由于這里的同步是通過可馴鐘周期性地使用 GPS 授時信號馴服本地低相噪恒溫晶振來實現的，因而稱為間接同步法。

GPS 可馴鐘主要由GPS 接收機和恒溫晶振組成。由于 GPS 地面控制系統是將各個衛星上的原子頻標同步于美國海軍天文臺的原子時從而建立 GPS 系統的，因此GPS 接收機輸出的秒脈沖信號的長期穩定性非常好。然而，衛星信號在傳輸過程中的累計誤差使得秒脈沖的上升沿存在隨機抖動，在衛星失鎖或衛星時鐘發生實驗跳變的情況下，秒脈沖的誤差可能達到數百毫秒[13-15]，因此，GPS 接收機輸出的秒脈沖信號的短期穩定性較差。與之相比，恒溫晶振的短期穩定性非常好，而長期穩定性卻由于老化等原因較差。所以，用衛星授時信號對恒溫晶振進行馴服，可以得到短期和長期穩定性俱佳的信號，這就是GPS 可馴鐘的原理。可馴鐘的成本相對于同樣精度的原子鐘大幅降低，因而得到廣泛應用。本實驗所采用的可馴鐘是Trimble 公司的ThunderBolt GPS 馴服時鐘模塊，輸出信號包括：① 10 MHz 標準正弦波頻率信號，此信號作為FPGA 的時鐘源；②秒脈沖，作為FPGA 的同步控制信號；③一個RS232 接口輸出一周時間內的時、分、秒、年、月、日以及位置/狀態等信息，此端口的信號也輸入到FPGA。

實驗中，要求學生按照圖1 所示的結構框圖搭建電路，編寫FPGA 程序實現輸出矩形脈沖波，測量并分析時鐘源頻率、時鐘源頻率同步誤差、同步控制信號時間同步誤差等對數字系統時間同步誤差的影響，并提出改進措施。在此基礎上，考慮同步控制信號短時間丟失的應對辦法，實現兩個數字系統在預設時間到來后自動同步的功能，鍛煉學生解決實際工程問題的意識和思維。

2 實驗內容的設置

2.1 實驗電路設計

本實驗的主要設計工作是在FPGA 中完成的，實驗的具體實施方案如圖2 和圖3 所示。

圖2 直接同步方案FPGA 內部電路原理圖

圖3 間接同步方案FPGA 內部電路原理圖

在直接同步方案里，FPGA 內部包括矩形脈沖波產生模塊、雙口隨機存儲器（DRAM）模塊。FPGA1比 FPGA2 多了一個同步控制信號產生模塊。其中，DRAM 模塊存儲微處理器寫入的參數，包括矩形脈沖波相對于同步控制信號的延遲時間、周期等；同步控制信號產生模塊產生同步控制信號；矩形脈沖波產生模塊根據DRAM 中的參數，以同步控制信號的上升沿時刻為參考，產生矩形脈沖波。

在間接同步方案里，FPGA 內部包括串口通信模塊、時間信息提取模塊、矩形脈沖波產生模塊和DRAM 模塊。其中，串口通信模塊讀取可馴鐘RS232接口輸出的數據；時間信息提取模塊提取其中的年月日時分秒等當前時間信息；矩形脈沖波產生模塊根據當前時間、DRAM 中的參數，以可馴鐘輸出的秒脈沖為參考，產生矩形脈沖波。

2.2 測量與分析時間同步誤差

利用示波器可以測量兩片FPGA 所代表的數字系統的時間同步誤差，即兩個矩形脈沖波的上升沿時刻之差，如圖 4(a)所示。根據矩形脈沖波的產生方法，可以簡單分析其時間同步誤差來源。圖4(b)是矩形脈沖波產生方法的示意圖。其中tin1表示FPGA1 使用的同步控制信號的上升沿時刻，tout1表示FPGA1 產生的矩形脈沖波的上升沿時刻，T1為 FPGA1 使用的時鐘源周期，矩形脈沖波相對于同步控制信號延遲nT1時間產生（n為整數），即：

同理，FPGA2 產生的矩形脈沖波的上升沿時刻可以表示為：

將式（2）減去式（1），得到兩個矩形脈沖波上升沿時刻之差Δtout的表達式：

其中，Δtin是兩個同步控制信號的上升沿時刻之差，ΔT是兩個時鐘源周期之差，f1和f2分別是兩個時鐘源的頻率。

圖4 時間同步誤差的測量與分析

從式（3）可以看出，矩形脈沖波的時間同步誤差與兩個同步控制信號的時間同步誤差、兩個時鐘源的頻率同步誤差以及時鐘源頻率值有關，對實驗數據的統計分析應能得到近似相同的結果。實際上，影響時間同步誤差的因素還包括時鐘源的相位同步誤差、同步控制信號的檢測時間差等因素，雖然這些因素難以量化，但分析實驗數據時應當考慮進去，這樣才能對實驗現象進行正確的解釋。

2.3 同步控制信號短時間丟失的應對辦法

實際工程中，可能會出現同步控制信號丟失的情況，例如在直接同步方案里，數據傳輸通道的干擾可能會導致同步控制信號丟失。如果不采取應對措施，以同步控制信號為基準的矩形脈沖波也將丟失。在圖5 中，輸出矩形脈沖波的1 至3 號脈沖分別以同步控制信號的1 至3 號脈沖為時間基準，延遲nT時間產生，如果同步控制信號的2 號脈沖丟失，則矩形脈沖波的2 號脈沖也將丟失。

圖5 同步控制信號丟失的處理方法示意圖

一般來說，同步控制信號短時間丟失時，時鐘源的頻率不會發生很大偏移。如果繼續按照矩形脈沖波的設定參數產生脈沖，仍然能夠保持時間同步。在圖5 中，以矩形脈沖波的1 號脈沖為時間基準，延遲mT產生新的脈沖，則可以補上矩形脈沖波的 2 號脈沖。本實驗要求學生通過設計FPGA 程序來實現此功能。設計的核心思想是在同步控制信號丟失和未丟失時給減法計數器設置不一樣的計數初值，當減法計數器計數到0 時產生下一個脈沖。該實驗內容有助于加深學生對計數器設計的認識。

2.4 自動化同步

此項實驗內容僅針對間接同步方案。自動化同步的含義是多個數字系統在約定時間到來以后自動實現時間同步，如果某個數字系統因故障等原因沒有同步，待工作正常后可以自動恢復同步。在圖 6 中，兩片FPGA 約定在同步控制信號的 1 號脈沖到來后延遲t0開始產生周期為T0的矩形脈沖波，但是當1 號脈沖到來時，FPGA2 未能檢測到此脈沖，只是FPGA1 按時產生了矩形脈沖波。同步控制信號2 號脈沖到來時，FPGA2 恢復正常工作，它產生的矩形脈沖波的第一個脈沖是3 號脈沖，此脈沖相對于離它最近的前一個同步控制信號脈沖（2 號脈沖）的延遲時間為（同步控制信號的周期是1 秒）：

從式（4）和式（5）可以看出，在不同的時間產生矩形脈沖波，其相對于離它最近的前一個同步控制信號脈沖的延遲時間一般是不同的。要實現自動化同步功能，必須知道最新收到的同步控制信號脈沖所對應的時間，計算出它與約定起始同步時間的間隔時間，然后再計算出矩形脈沖波相對于此脈沖應當延遲的時間。

圖6 自動化同步原理示意圖

在間接同步方案里，可馴鐘通過串口輸出每個秒脈沖對應的時間信息。本項實驗內容要求學生通過設計FPGA 程序讀取串口數據并提取其中的時間信息，即實現圖3 中的串口通信模塊和時間信息提取模塊，再在此基礎上實現自動化同步功能。本項實驗內容較為復雜，有助于鍛煉學生基于硬件描述語言進行電路設計的能力。

3 實驗效果分析

從實驗效果來看，該實驗達到了預期目的。首先，實驗內容涵蓋了基于硬件描述語言的時序邏輯電路設計、基于示波器的信號測試、串口通信等知識，加深了學生對于已經學習過的電路課程的認識。第二，通過該實驗，學生掌握了數字電路時間同步的基本方法，包括直接同步法和間接同步法，是對傳統的數字電路學習內容的補充。第三，實驗內容對于培養學生在工程背景下進行數據統計分析的能力、鍛煉學生多系統協同工作的意識和思維具有積極作用。此外，實驗結束后還提供若干開放性問題供學生思考，例如當兩個系統相距較遠時如何測試時間同步誤差、已知時間同步誤差值后如何消除其影響等。這些問題激發了學生進一步學習的興趣，提高了通過查閱資料解決問題的能力，有助于學生早日參與到大學生科研活動中去。

4 結語

時間同步在數字系統中具有廣泛的應用，但在傳統數字電路課程中沒有相關內容。本實驗通過對高頻地波雷達同步裝置進行簡化設計，將科研成果引入實驗教學，幫助學生掌握數字系統時間同步的基本方法，加深對已經學習的時序邏輯電路的硬件描述語言設計、串口通信等知識的掌握，培養在工程背景下進行數據統計分析和電路設計的意識和能力。實驗效果表明，該實驗達到了預期目的。