高能同步輻射光源逐束團束流位置測量電子學研制

張醒兒，張 琪，曹建社，葉 強，麻惠洲，馬宇飛，杜垚垚，黃璽洋，魏書軍，岳軍會，隨艷峰,*

(1.中國科學院 高能物理研究所，北京 100049；2.中國科學院大學，北京 100049)

高能同步輻射光源(HEPS)是低發射度、高亮度的同步輻射光源，束流軌道穩定性是其能否高質量運行的關鍵指標，它直接影響光源性能以及實驗線站同步光的質量和穩定性[1]。逐束團束流位置測量(BPM)電子學可提供光源中每個束團的位置信息，對保持束流軌道穩定有重要作用。進行逐束團BPM需高速率、高帶寬的模數轉換器(ADC)，隨著集成電路的不斷發展，在儲存環上進行逐束團BPM成為可能。近年來，中國的SSRF、HLS Ⅱ以及BEPC Ⅱ，英國的Diamond Light，德國的TERAHERTZ，日本的J-PARC開展了有關逐束團系統的研究工作，這些研究成果為HEPS逐束團電子學的研制奠定了基礎[2-12]。隨著HEPS項目的推進，為滿足HEPS的設計需求，本工作擬研發一套逐束團BPM電子學系統。

1 系統結構

逐束團BPM電子學系統結構如圖1所示，模擬信號采集板卡對來自HEPS儲存環BPM探頭的高頻模擬信號進行采樣，將BPM探頭輸出的4路模擬信號數字化，得到儲存環中每個束團信號的4路幅度。其中，4路BPM信號的相位通過外置移相器進行調節。模數轉換后信號從模擬信號采集板卡(AFE)經高速接插件進入數字信號處理板卡(DFE)，利用ZYNQ芯片對束團幅度數據進行處理，通過邏輯運算得出每個束團在水平方向和垂直方向上的位置。計算得到的位置數據通過以太網傳輸到計算機端，供研究人員進行物理分析。

圖1 逐束團BPM電子學系統框圖Fig.1 System diagram of bunch-by-bunch BPM electronics

2 硬件設計

逐束團BPM電子學的硬件由模擬信號采集板卡和數字信號處理板卡組成，兩塊板卡共同完成對束團信號進行采樣和處理的功能，硬件結構如圖2所示。

2.1 模擬信號采集板卡

模擬信號采集板卡由ADC高速采樣模塊、高速時鐘扇出模塊和低噪聲電源模塊組成。

ADC高速采樣模塊對來自BPM探頭的A、B、C、D 4路模擬信號進行模數轉換。信號在該模塊中按順序經過兩級巴倫、ADC芯片以及驅動芯片。其中，兩級巴倫對模擬信號進行單轉差分處理，增強了信號的抗干擾性，差分信號通過阻抗匹配電路以交流耦合的方式進入ADC；ADC芯片對模擬信號進行數字化，采樣率為500 MHz，有效位數為12 bit，帶寬為1 GHz。HEPS的主頻為166.6 MHz，對于1個束團模擬信號，ADC芯片可將其轉換成3個12 bit的數字量，其中包含1個有效量和2個無效量，在信號處理中對有效量進行保留，對無效量進行剔除；驅動芯片用于提高ADC芯片的輸出能力，確保信號通過高速接插件到達ZYNQ芯片時電平能被正確檢測，防止誤碼的產生。

圖2 逐束團BPM電子學硬件結構圖 Fig.2 Hardware diagram of bunch-by-bunch BPM electronics

高速時鐘扇出模塊為ADC提供500 MHz采樣時鐘，為ZYNQ芯片提供主工作時鐘。該模塊包含2路輸入端口，時鐘源可在板卡上的500 MHz晶振和外部輸入時鐘源之間進行選擇。輸出端口有5路，可同時輸出同相位的500 MHz時鐘，其中4路給4片ADC芯片作同步采樣時鐘，另外1路給ZYNQ芯片作主工作時鐘。

低噪聲電源模塊包含兩級電源電路，為模擬信號采集板卡提供噪聲均方根值小于40 μV的電壓源，以滿足逐束團電子學系統高精度采樣的需求。

模擬信號采集板卡可傳輸最高500 MHz的模擬信號，在進行電路設計和印刷電路板(PCB)設計時，對模擬地和數字地進行分割，采用單點共地的方式減小數字信號對模擬信號的串擾。將時鐘芯片和4片ADC芯片分別放置于板卡的正、反兩面，以減小時鐘模塊對各ADC通道的干擾。

2.2 數字信號處理板卡

數字信號處理板卡由主控模塊、存儲模塊、通信模塊和電源模塊組成。主控模塊包括主控芯片以及使其能正常工作的外圍電路，主控芯片采用Xilinx公司的ZYNQ 7100，它由FPGA(kintex7)和ARM(Cortex -A9)組成，能滿足逐束團BPM系統高速信號處理和高速數據實時傳輸的需求。為提高信號傳輸的準確性、減小FPGA內部的布線難度，硬件設計時每路ADC數據信號單獨使用FPGA的1個bank，A、B、C、D 4路信號分別占用FPGA端的bank10、11、12和13。

存儲模塊包含DDR3 SDRAM(同步動態隨機存取內存)、Queued SPI Flash和SD卡3種存儲介質。其中，DDR3 SDRAM在FPGA端和ARM端各有1 GB存儲空間，可存儲至少1萬圈的束團數據。DDR3的PCB拓撲結構采用fly-by結構，它能以更高的速度提供更好的信號完整性，從而保證束團數據存儲的穩定；QSPI Flash和SD卡用來存儲系統固件程序和應用軟件程序，逐束團電子學的啟動方式可選擇SD卡啟動，也可選擇QSPI Flash啟動。

通信模塊由JTAG接口、串口、SMA接口和以太網接口組成。其中，JTAG接口用于調試時加載和測試程序；串口用于打印系統的運行狀態和當前執行的命令；SMA接口用于接收來自系統外部的同步觸發信號和HEPS機器保護信號；以太網接口用于在ZYNQ芯片和計算機之間傳輸數據和操作命令。

電源模塊為數字信號處理板卡上各芯片提供工作電源，需要的電壓幅度從高到低有3.3、2.5、2、1.8、1.5、1.2、1 V共7種。ZYNQ芯片的一部分工作電源不能和其他芯片共用，同時ZYNQ芯片啟動時對上電順序有要求，這些加大了電源模塊的設計難度。為滿足各芯片不同的供電需求，設計時將電源模塊分成3級，并加入了上電順序控制芯片，使電源模塊具備上電順序可控、供電電壓可調和熱損耗小的特點，確保數字信號處理板卡能穩定運行。

3 軟件設計

逐束團BPM系統軟件分為底層固件和頂層應用軟件。底層固件程序的主要功能是配置硬件板卡上的各芯片，使其能正常運行。頂層應用軟件負責調用各底層模塊，使系統能完成逐束團BPM的功能。

底層固件程序采用verilog硬件語言編寫，主要運行于ZYNQ芯片的FPGA端。編寫固件程序時將代碼進行了模塊化處理，把各功能模塊封裝成了獨立的IP core。系統中的主要自定義IP core有ADC IP，DDR3 bufer IP和 AXI4 stream interface IP。其中，ADC IP負責驅動模擬信號采集板卡上的時鐘芯片和4路ADC芯片正常工作。IP內部包含了配置芯片寄存器、定義接口和輸出采樣數據的邏輯代碼；DDR3 bufer IP用于配置數字信號處理板卡上的DDR3 SDRAM。DDR3 bufer IP包含了DDR3的初始化程序、讀寫時序控制程序和跨時鐘域數據處理程序；AXI4 stream interface IP將本地自定義的數據格式轉變為標準的AXI4 流傳輸協議格式，該IP主要用于連接DDR3 bufer IP和標準DMA (direct memory access，直接內存存取) IP。

頂層應用軟件采用C語言編寫，運行于ZYNQ芯片的ARM端。應用軟件程序包括系統初始化程序、中斷配置程序、底層模塊調用程序、DMA傳輸程序、算法程序、SD卡讀寫程序和以太網傳輸程序等[13]。軟件算法采用差和比公式計算束團在光源真空管道中的位置，差和比公式如式(1)所示，其中VA、VB、VC、VD分別表示ADC采樣到的BPM探頭信號幅度，Kx和Ky為BPM探頭的靈敏度系數[14]。

(1)

4 逐束團BPM電子學測試

為對逐束團BPM電子學系統評估，分別在實驗室進行ADC通道線性度測試、無雜散動態范圍測試和逐束團位置分辨率測試。

4.1 ADC通道線性度測試

測試使用的輸入信號為499.8 MHz正弦信號，ADC輸出數據格式為二進制補碼，ADC正常工作時輸出范圍為-2 048～2 048。通過調節輸入信號的電壓幅值來測量ADC線性工作范圍。測試結果如圖3所示，其中橫坐標表示輸入測試信號的電壓峰峰值，縱坐標表示ADC輸出量的絕對值。測試結果表明，輸入信號峰峰值小于1.8 V時，ADC能正常工作，在此范圍內通道非線性度小于1%。

圖3 ADC通道線性度測試Fig.3 Linearity test of ADC channel

4.2 無雜散動態范圍測試

為評估逐束團BPM電子學硬件的噪聲水平，對ADC采樣得到的原始數據進行FFT分析[15]。測試采用的輸入信號為500 MHz的點頻信號，采樣帶寬為1 GHz，采樣的測試點數為40萬點，其FFT分析結果如圖4所示。測試表明，系統的無雜散動態范圍約為60 dB。

圖4 ADC原始數據FFT分析Fig.4 FFT of ADC raw data

4.3 逐束團位置分辨率測試

為對電子學系統的整體性能做出評估，在實驗室進行了位置分辨率測試。實驗采用的模擬束流信號來自信號源產生的500 MHz正弦波。該信號經功分器一分四后接入4個外置移相器，用移相器將4路信號的相位調節成一致，之后輸入給逐束團電子學，此時4路模擬束流信號峰峰值為1 V。在該條件下，連續采樣了4百萬個點頻數據，即模擬采樣了4百萬個束團數據。當BPM的位置靈敏度系數取8.26 mm時，測得x和y方向上的位置分辨率分別為4.21 μm和4.08 μm。測試結果如圖5所示，圖中橫坐標表示逐束團BPM采樣的束團點數，縱坐標表示連續束團的位置。

圖5 連續束團在x、y方向上的位置分辨率測試Fig.5 Resolution test of continuous bunch on x and y directions

利用逐束團BPM電子學對HEPS儲存環中的束團進行跟蹤觀察也是很重要的應用，因此在實驗室模擬了儲存環單束團追蹤實驗。模擬中對儲存環中的1個特定束團做標記，在圖5實驗的基礎上，在算法中將標記束團的位置數據抽出，模擬此束團連續經過當前BPM探頭10 000次的數據。在輸入信號頻率為500 MHz、峰峰值為1 V、位置靈敏度系數取8.26 mm時，測得標記束團在x和y方向上的位置分辨率分別為4.22 μm和4.12 μm。標記束團的位置變化如圖6所示，圖中橫坐標表示模擬的標記束團經過當前電子學的次數，縱坐標表示單束團位置。

圖6 單束團在x、y方向上的位置分辨率測試Fig.6 Resolution test of single bunch on x and y directions

5 結論

本文結合HEPS的特點和物理需求，設計了一套逐束團BPM系統。電子學可達到對HEPS儲存環BPM信號進行逐束團采樣的水平，在實驗室測試中的位置分辨率優于10 μm，為HEPS日常運行增加了一種逐束團的束流監測手段。本系統不僅可應用于HEPS，也可用于其他需逐束團BPM的加速器裝置。在此基礎上，下一步將開展HEPS丟束診斷算法的研究。