基于DSP和FPGA的通用數字信號處理系統設計

孫靖舒

摘要：隨著科學技術的不斷發展，如今社會對于電子設備的結構與功能要求也在日益提升。為此，該文將設計出一種體積小、能耗低的通用數字信號處理系統，并在系統中采用FPGA為系統的硬件加工，以DSP為數字處理核心，最終對其他硬件沒備進行有效控制。

關鍵詞：DSP;FPDA;通用數字信號處理;系統設計

中圖分類號：TP311

文獻標識碼：A

文章編號：1009-3044（2020）20-0221-02

隨著信息技術和電子技術的不斷發展，如今數字信號處理已經被廣泛地運用到各行各業中，并發揮出良好的應用效果。但隨著人們對于電子設備功能需求的日益增加，如今電子沒備的結構也越來越復雜，其不僅極大地增加電子設備的體積和運行能耗，還有可能影響到沒備的實際運行效果。為此，本文將沒計出一種能耗低，體積小的通用數字信號處理系統，以期能夠為業內人士提供理論參考。

1系統總體設計

本文所沒計的基于DSP和FPGA的通用數字信號處理系統，其實際總體沒計架構如圖1所示。整個系統有前端、FPGA、DSP以及顯控設備四部分共同組成，其中前端設備在系統中用于數字模擬信號的輸工作;FPGA則是用于控制ADC和DAC部分，其中ADC主要是對前端所輸出的信號進行數據采集、濾波、變頻、抽取、處理以及對系統外部端口電路進行實時邏輯控制，而DAC則是負責與DSP接口相互連接，然后通過輸出基帶信號來對DSP部分進行邏輯控制;DSP部分是本系統設計中數字核心處理部分，該部分是本系統沒計中的核心部分主要負責通過核心算法對FPGA所傳遞出的模擬信號進行進一步的分析和處理，并在處理完成后，得到的數據傳遞給顯控沒備進行實際顯示。

在實際運行過程中，本文所沒計的通用數字處理系統的工作流程如圖2所示。操作者可以通過上位機的人機交互界面來選擇實際數字信號處理功能，并通過USB接口來將上位機的控制命令傳遞給FPGA，之后FPGA又會將命令指令傳遞給DSP，DSP將會根據上位機所發布的指令來對數據進行實際處理，并在完成處理后，將經過處理的數據傳回給FPGA，最終FP-GA則又會通過USB接口將處理后的數據傳遞給上位機，再由上位機的顯示程序和人機交互界面進行顯示[1]。

2系統的硬件設計

本文所設計的數字信號處理系統硬件部分主要包括有DSP和FPFGA兩大部分，以下為該兩部分的具體硬件沒計內容。

2.1DSP部分硬件設計

DSP部分作為本文所沒計的數字信號處理系統的核心組成部分，其有著運算速度快、數據處理能力強等特點，并且在實際使用過程中，使用者還可以結合自身的實際所需，在DSP部分上拓展若干個存儲器件。

作為本設計的核心部分，本系統設計大部分數字信號處理功能都需要通過DSP硬件部分來完成，所以DSP硬件部分選擇將會直接關系到本系統沒計的實際應用效果。在對系統的實際運算需求、DSP硬件沒備價格、通用化程度以及其他多方面進行綜合考慮以后，最選擇了T1公司的C55x系列的TMS320C6455高性能定點數字信號處理器。該定點數字信息處理器，主頻達到了1GHz，1ns的指令周期。每周期執行8條32位指令，最大峰值速度達到8000MIPS。TMS320C6455還帶有Seria/RapidlOfr）總線，互連速率每秒高達25（Gbits，實現了極高的多處理性能，降低了系統能耗，比傳統的外部存儲器接口快12倍，這使得多DSP級連變得十分方便。

其次，該定點數字信息處理器片內是基于C64xx內核的L1/L2存儲結構。片上集成有大量的存儲空間，LIP為32K字節，LID為32K字節L2為2M字節，LIP和L2都可直接映射到存儲空間。

最后，該定點數字信息處理器還設置有McBSP接口、IC接口、DDR2接口、PCI接口、64位EMIF接口以及10/100/1000M以太網媒體訪問控制器。因此，其完全可以滿足本通用數據信息處理系統設計中對于DSP的實際功能需求。以該定點數字信息處理器為基礎，本系統所設計的DSP硬件部分可以實現以下幾方面功能。

（1）拓展SDRAM用于存儲需要處理的數字信號，拓展Flash用于初始化數字信號處理程序以及FPGA的配置文件。

（2）在DSP部分完成復位初始化以后，DSP硬件部分還可以結合FPGA部分實現應用程序的即時運行，進而完成數字信號的運算處理工作。

（3）DSP硬件部分與FPGA之間的即時通信使得系統各模塊、各程序之間的調度達到了協調統一的效果。

2.2 FPGA硬件部分設計

對于FPCA硬件部分，為能夠保障該部分能夠實現高度并行體系結構、高數據率以及數據處理時間可控等方面要求，本系統在設計時候最終選擇了Xilinx公司的XC5VSX95T-IFF1136C作為中央處理器，從而對本系統中的數字信號處理功能進行有效控制。

在使用該中央處理器以后，本系統中的FPGA硬件部分將可以實現以下幾種功能：

（1）通過系統中所擁有的EMIFA總線，對DSP硬件部分進行控制，從而DSP硬件部分可以實現與FPGA硬件部分的即時數據交互活動;

（2）系統運行過程中對于數字信號的編解碼、通道控制、數字信號和通道的實時控制都可以通過FPCA部分來完成;

（3）在系統上電時，無論是FPCA硬件部分、DSP硬件部分，還是Flash加載程序，都需要有CPLD來進行實時監控。系統會先行加載FPGA硬件部分，再通過FPGA硬件部分的數據傳輸來加載DSP硬件部分，從而完成系統的上電啟動工作;

（4）在系統運行過程中，FPCA硬件部分需要通過I/O線路來實現與其他硬件部分的數據與數字信號交互活動，其中數字化中頻率數據將會由輸入通路接受，而激勵模塊所發送的待調制的亟待數據則會有輸出通路進行傳輸[2];

（5）在本系統中FPGA硬件部分的莪術油外部接口是I/O通用接通，其需要FPGA硬件部分通過自身的I/O接口通過加隔離驅動的方式完成線路連接驅動活動。

3系統的軟件設計

3.1DSP程序設計

在進行通用數字信號處理系統中軟件部分沒計的時候，考慮到系統的通用性以及DSP硬件部分的實際兼容性，最終選擇了Tl公司專門為DSP準備的程序沒計開發環境——CCStudiov3.3來作為本系統軟件設計的實際開發環境，最終選擇C語言為開發語言，根據圖3中的DSP程序工作流程，完成通用數字信號處理系統的軟件系統沒計工作[3]。

如圖3所示，在DSP程序運行過程中，DSP程序首先為對內部寄存器資源精細化合理配置，然后對EMIF和CPU頻率進行初始化;其次DSP程序會結合DSP硬件部分的實際功能，對FP-GA所傳遞命令字進行解讀，然后根據解讀結果選擇自動選擇相應的功能，并讀取FPGA所傳遞的數字信號，通過DSP的相關子程序進行相應的處理和分析技術，再將處理結果回饋給FP-GA，最后FPGA會將已經完成處理的數據寫入到FIFO中，并通過USB接口上傳到上位機，由上位機進行顯示和判斷，若是數字信號處理正確，那么上位機便會將處理后的數據直接輸出，但若是處理錯誤，那么上位機會重新發出命令字，重復上述的工作流程，直到輸出數據正確為止[4]。

3.2上位機應用程序設計

正如上文所述，本文所沒計的通用數字信號處理系統中，上位機的主要功能為命令功能選擇、輸m數據正確性判斷以及數據輸出三大方面。為能夠最大限度地保障本系統中上位機的通用效果，選擇了NI公司的LabWindows、CVI集成軟件開發環境來進行上位機應用程序設計。結合上位機的實際功用效果，最終所設計的上位機應用程序不僅可以通過人機交互界面進行命令字功能選擇，還可以通過上位機編碼，借助USB接口來將輸出結果存儲到計算機中，并在計算機進行顯示，同時在此過程中完成數據的正確性判斷，若不正確則會反饋在人機交互界面，方便操作人員進行參考和功能修改。

4結語

本文提出了一種基于DSP和FPGA的通用數字信號處理系統沒計，該系統部件有著體積小、功耗和成本低的特點，還能夠適應當今對于數字信號處理的實時性和高速性要求，可以滿足大部分數字信號的處理，因而有著較強的應用型價值。

參考文獻：

[1]鄭偉亮，張貝貝.基于DSP+FPGA的數字信號處理系統沒計[J].深圳信息職業技術學院學報，2007（4）：56-59.

[2]劉魁，劉健，管增倫，等.基于DSP+FPGA+CPLD的電力電子設備通用控制器[J].電子技術應用，2019，45（04）：129-133+141.

[3]李偉.基于DSP和FPGA的高速數字信號處理系統設計[J].中國新通信，2015，17（11）：127-128.

【通聯編輯：代影】