一種純CMOS低功耗高電源抑制電壓基準電路

于建海， 尹 亮

（1.梧州學院電子與信息工程學院，廣西梧州543002；2.哈爾濱工業大學MEMS中心，哈爾濱150001）

0 引 言

基準電壓和偏置電流源是模擬和混合信號集成電路中的重要部分，例如傳感器，便攜式移動設備和生物醫學芯片［1］。它可以為其他模塊提供參考，因此其特性直接影響系統的整體性能［2］。傳統的帶隙基準電路［3-4］通過加權NPN 雙極晶體管的基極-發射極電壓的負溫度特性和熱電壓的正溫度特性得到獨立于電源電壓、工藝和溫度的零溫度系數［5-6］。傳統電路采用運算放大器結構或共源共柵結構來穩定輸出電壓以改善電源抑制比（Power Supply Rejection Ratio，PSRR），但具有功耗高和芯片面積大的缺點，而且運算放大器的噪聲和速度也會影響輸出電壓［7］。

為了解決上述問題，本文提出了一種低功耗電壓基準電路，其中所有MOS 晶體管都工作在亞閾值區域。為提供電壓基準偏置，采用了具有高電源抑制的3 支電流基準源。為了節省功耗和面積該電路采用純CMOS器件組成。仿真結果驗證了該電路的優點。

1 傳統的電流源

用于產生與電源電壓無關的偏置電流的典型電路如圖1 所示［7］。當電路上電時，M5通過M3和M1提供從電源到地的通路。為了降低電路的功耗，可以讓M5在電路啟動后關斷，當電路滿足UTH1＋UTH5＋條件后，才能關斷。輸出電流表達式：

圖1 傳統的電源電壓獨立電流源

因此，該電路理論上可以產生與電源電壓無關的參考電流Iout。但由于溝道長度的影響，M1管的漏端和M2管的漏端存在較大的電位差，導致電流I1、I2不等，因此該模塊的PSRR 相對較差。為了削弱參考電流對電源電壓的靈敏度，文獻［8-10］中提出了一種3支電流參考結構。這個電路電阻用于控制偏置電流，因此硅面積會增加以增大電阻獲得nA 級電流。在標準CMOS工藝中，電阻器模型誤差很大，而且電阻器增加了參考襯底噪聲耦合的敏感性［11］。

2 改進的3 支路電流參考源

一種新穎的電流基準電路可以提高PSRR并降低對溫度的靈敏度，如圖2 所示。采用3 分支結構形成負反饋環路來抑制電源的變化。當電源電壓Vdd增加時，電位VX降低；同時電位VB作為共源放大器的NM2的柵電壓增加；出于同樣的原因，在共源級NM1的作用下，A點電位下降；共源級PM7作用下，X點電位VX上升。因此，就形成了VX↓→VB↑→VA↓→VX↑的負反饋環路，所以整個系統的電源抑制比較高，輸出基準電流隨電源電壓變化較小。當X 點電位VX升高，I1、I2、Iout、Iref均減小，Y點電壓降低得很快，VY＝（I1＋I2＋Iout）RNM5＋（I1＋I2＋Iout＋Iref）RNM6，這使得X點的電壓迅速下降。NM2 的源極與NM5 管的漏極連接，構成了快速負反饋回路。控制參考電流大小的電阻器由工作在線性區域的NM5 代替。NM5 柵電壓由二極管連接的NM4 的漏端電壓偏置。NM4 的柵-源電壓具有負溫度系數，而NM5 的漏-極電壓具有正溫度系數，因此決定電流I2大小的Q點電位可以加權到零溫度系數。NM6 用作大電阻，使電流穩定，這種結構最終會削弱溫度的影響。

圖2 改進的電流源偏置電路

為了降低電路的功耗，在nA 級的基準電流源中，一般采用MOS管工作在亞閾值區域。當UGS≈UTH或者UGS是略小于UTH時，其電流表達式如下［12］：

式中：S為晶體管的寬長比；I0為特征電流；ξ為亞閾值斜率因子；UT＝KT／q 是熱電壓，K 是波耳茨曼常數，T是絕對溫度；q 是基本電荷；UHT是MOSFET 的閾值電壓。對于UDS＞0.1 V，電流Id幾乎與UDS無關，可以得出：

晶體管NM1、NM2和NM3工作在亞閾值區，根據亞閾值的公式，可以得出NM1與NM3的電流：

因為PM6和PM7構成一對電流鏡結構，而且由于PM6和PM7具有相同的尺寸，所以Iout＝Iref，NM3的寬長比是NM1的β倍，即SNM3＝βSNM1。因而可得：

結合式（5）和（6），可得：

NM5管工作在深度線性區，其電阻值可求得：

開展蔬菜花卉多項合作。保加利亞公司與中國農業科學院蔬菜花卉研究所合作，選育優良的蔬菜新品種，進行設施蔬菜工廠化育苗、規模化種植及秸稈基質化應用，形成高效的蔬菜栽培模式，逐步輻射到歐洲其它國家。蔬菜花卉研究所將在保加利亞收集當地蔬菜品種資源，通過對蔬菜品種的對比試驗，篩選符合市場需求的蔬菜優良品種，并開展新品種測試和選育工作。

因此，輸出參考電流可改寫為：

由上面的公式可得，3 支路電流源的輸出電流大小取決于NM5的寬長比尺寸。Q 點的電位容易隨溫度發生變化，因而勢必會影響電流I2的變化，導致Iout、Iref隨溫度變化。只有Q 點電位穩定，才能產生不隨溫度變化的Iref電流。由電流鏡原理可得：

從式（14）可以看出，第1 項是具有正溫度系數的熱電壓，第2 項是具有負溫度系數的MOSFET 的閾值電壓。通過適當加權，可以得出零溫度系數的VQ，使溫度對參考電流的影響減弱。

在TT SS FF的工藝角下，輸出電流隨電源電壓的變化如圖3 所示，輸出電流的溫度特性如圖4 所示。可以看出輸出電流略有正溫度系數，當電源電壓為0.75 V時，它可以正常工作。

圖3 在不同工藝角下，輸出電流隨電源電壓的變化

3 電壓基準源電路

圖4 在不同工藝角下，輸出電流隨溫度的變化

偏置電壓電路如圖5 所示。PM4、PM3、PM2、PM1有相同的寬長比且都工作在飽和區，以保證它們具有相同的漏極電流（Ip）。可以看出，晶體管的柵-源電壓（從UGS8到UGS15）形成閉環，M9、M11和M13中的電流分別為4Ip、3Ip和2Ip。因此，電路的輸出電壓UREF可由下式給出：

圖5 改進的零溫度系數基準電壓電路

根據式（3），可得

式（15）可改寫為

假設可以忽略晶體管的閾值電壓之間的不匹配。式（17）表明，UREF可以表示為柵-源電壓UGS9和由晶體管尺寸縮放的熱電壓UT之和。因為UTH為負溫度系數并且UT為正溫度系數，通過調整晶體管的大小可以獲得具有零溫度系數的輸出電壓UREF。

整個電路如圖6 所示。它由3 個模塊組成，即啟動電路，電流源產生電路和偏置電壓電路，啟動電路用于避免簡并偏置下的穩定狀態。電源上電時，PM10工作在導通狀態。Iin注入主電路。同時，PM9導通，MOS電容器NM7充電，PM10柵極電壓逐漸增加。最后PM10斷開，啟動電路與主電路分離。

圖6 基準電壓參考總電路

4 仿真結果和分析

本文提出電路的性能在SPECTRE器，0.18 μm標準CMOS工藝和1.8 V電源下進行驗證。

不同工藝角下輸出電壓的Tc分別如圖7 所示。從FF的工藝角可以看出，Tc為48.88 ×10-6/℃，平均輸出電壓為506. 242 mV；在TT 的工藝角下，Tc為17.25 ×10-6/℃，SS工藝角下的平均輸出電壓為564.39 mV，Tc為23. 48 ×10-6/℃，輸出電壓為626. 516 mV。由于在不同工藝角下閾值電壓變化明顯，很容易看出輸出電壓隨著不同的工藝角角變化很大。所提出電路的輸出電壓等于MOSFET 在0 ℃溫度下的閾值電壓。因此應該采用更精確的工藝以獲得極好的參考。

圖8 給出了在不同工藝角下作為電源電壓的函數的輸出電壓UREF。可以看出輸出電壓呈現出良好的電源獨立性。當電源電壓高于0.75 V時，電路正常工作。電源范圍從1.2 ～1.8 V，在TT工藝角下，電源的線性靈敏度為596.5 ×10-6/V。圖9 給出了在室溫情況下的PSRR。電源電壓1.8 V，PSRR 為-66 dB @100 Hz，最差為-29 dB @ 63 kHz。在不同的工藝角，最大偏差小于2 dB。因此，實現了幾乎與溫度和供電電壓無關的基準電壓源。

輸出噪聲特性如圖10 所示。可以看出，在低頻帶中噪聲相對較大，約為4 μV/sqrt（Hz）@80 Hz。電路噪聲主要是MOSFET 的閃爍噪聲，可以通過增加MOSFET的尺寸來降低。不難看出在不同工藝角下輸出電壓的噪聲變化不大。

圖7 在不同工藝角下，輸出參考電壓隨溫度系數的變化

表1 總結了本文提出的電路特性與文獻［7-8，15］中提到的3 支路結構CMOS電壓基準電路相比較的結果。可以看出，本文的電路在PSRR、線性靈敏度方面可以與其他電路相媲美，并且在Tc和功耗方面明顯優于其他電路。

圖8 輸出電壓隨電源電壓變化

圖9 參考電壓源的電源抑制比

表1 與其他的低功耗CMOS電壓基準電路的比較

圖10 輸出噪聲特性曲線

5 結 語

本文設計了一種由純CMOS晶體管組成的新型超低功耗電壓基準源電路。該電路采用改進的3 支路電流基準結構替代傳統的嵌入式運算放大器和共源共柵結構，同時核心晶體管工作在亞閾值區。因此該電路提高了電源抑制比和電源線性靈敏度的同時大大降低了功耗和芯片面積。采用0.18 μm 標準CMOS 工藝，仿真結果表明，電源電壓可低至0.75 V，Tc約為17.5×10-6/℃，1.2 ～1.8 V之間的線性靈敏度為569.5 ×10-6/℃，輸出電壓約為563.5 mV，PSRR 約為-66.5 dB@100 Hz，整個電路的功耗僅為187.4 nW。