PandaX-nT暗物質探測實驗讀出電子學預研系統的研制

王淑文，沈仲弢,*，王 碩，封常青，劉樹彬

(1.核探測與核電子學國家重點實驗室，中國科學技術大學，安徽 合肥 230026；2.中國科學技術大學 近代物理系，安徽 合肥 230026)

暗物質模型[1]是解釋宇宙結構的關鍵理論之一，已在天文學相關實驗與理論[2-4]中預言了其存在性。國際上，多個實驗組均在開展相關的暗物質直接探測實驗，如意大利的XENON實驗[5]、美國的LUX實驗[6]等。在中國，PandaX系列實驗[7]是利用氙作為探測介質的暗物質直接探測實驗。PandaX實驗位于中國錦屏地下實驗室，利用氣液二相型氙時間投影室(time projection chamber，TPC)技術直接探測暗物質重要的候選粒子——弱相互作用重粒子(weak interactive massive particle，WIMP)[8-9]。當入射粒子與TPC中氙原子發生作用，將電離氙原子并激發氙原子產生閃爍信號(S1信號)；而電離氙原子產生的電子在TPC中電場作用下，產生電致發光信號(S2信號)。S1信號與S2信號的寬度取決于電子擴散尺度和TPC中氙氣的厚度，S1信號的寬度一般在幾十ns，而S2信號則一般彌散在1 μs左右的時間窗口內[10-11]。同時，在1 keVee能量下，S1信號為幾個PE，而S2信號則為S1信號的50～100倍，最小的S2信號在百PE左右[11]。

PandaX實驗經過了一系列升級，其中PandaX-Ⅰ和PandaX-Ⅱ均取得了重要的科學成果[12-16]。為進一步提高暗物質探測的靈敏度，PandaX實驗將進一步升級為PandaX-nT實驗。PandaX-nT實驗TPC中液氙質量將達到4 t，光電倍增管(PMT)數量也增加到512路；未來將升級到30 t，PMT數量也將達到上千路。在PandaX-Ⅰ和PandaX-Ⅱ實驗中，主要通過計算S2信號與S1信號的比值實現對主要本底和信號的甄別；此外還可通過粒子和電子的S1信號的PSD(pulse shape discrimination)進行本底甄別。但受限于PandaX-Ⅱ商業FADC采樣率(100 MS/s)問題，幾十ns級別的波形無法完成[11]。因此，PandaX-nT的升級還要求讀出電子學能對S1信號進行高速、高精度的采樣(>500 MS/s)，從而進一步研究PSD算法來提高探測靈敏度[17-20]。由于PandaX-nT探尋的是稀有事例，運行時事例率約為3 Hz[10]，但考慮到需對整個系統進行刻度，而電子源刻度時事例率為30 Hz[10]，因此需讀出電子學觸發率至少為30 Hz，以保證整個系統的正常運行。同時為兼容基于網絡的數據控制系統[21]，電子學系統應采用以太網傳輸數據。最后還要具有較高可擴展性，能適應以后更大規模的讀出需求與觸發需求。這對整個讀出電子學系統提出了挑戰，需讀出電子學能進行高速高精度波形采樣(>500 MS/s)，同時能實現不同的觸發算法需求，滿足觸發率和相應的帶寬需求，并有較高的可擴展性，而以往的基于商業插件的讀出系統不能滿足現有需求，需研制新的讀出電子學系統。本工作擬設計與研制PandaX-nT讀出電子學預研系統。

1 讀出電子學結構

基于PandaX-nT的升級對電子學提出的挑戰，整個讀出電子學采用模塊化思想設計，便于設計與擴展。讀出電子學系統如圖1所示，其主要由前置放大電路模塊、波形數字化模塊(FDM)、數據獲取模塊(DAQ)和時鐘分發模塊等模塊組成。前置放大電路模塊主要用于將PMT輸出的信號放大，以提高信噪比。FDM模塊采用1 GS/s 14 bit的高速高精度的ADC對放大后的PMT信號進行波形數字化，以滿足PandaX-nT對于PSD算法研究的需求；同時單個FDM集成8路ADC，具有較高的集成度。DAQ則采用基于純數字化的觸發判選，能靈活實現多種觸發算法；通過光纖匯總來自FDM的數據，方便擴展；并通過以太網與服務器進行通信，同時以太網部分兼容千兆和萬兆兩種以太網協議，便于根據不同觸發算法選擇合適數據帶寬。時鐘分發模塊則主要用于分發同步時鐘，保證整個系統的同步性。

圖1 讀出電子學預研系統基本結構示意圖Fig.1 Block diagram of readout electronics pre-reasearch system

a——第1級差分放大；b——第2級運算放大圖2 前置放大電路圖Fig.2 Pre-amplification circuit diagram

1.1 前置放大電路模塊

根據PandaX-nT PMT信號特征，前置放大電路模塊需10倍增益，-3 dB帶寬為250 MHz，如圖2所示。前置放大電路主要由兩級級聯放大器構成，第1級差分放大電路為2倍增益，由于-3 dB帶寬為250 MHz，因此要求差分放大器增益帶寬積至少為500 MHz；同時為保證信號不失真，差分放大器壓擺率要好于200 V/μs。綜合以上考慮，差分放大器選用了Texas Instruments(TI)公司的THS4520，此芯片在2倍增益下帶寬為450 MHz，壓擺率為570 V/μs，滿足實驗的需求。第2級運算放大器設計增益為5倍，在滿足增益的要求下，選用TI公司的LMH6629芯片，此芯片具有噪聲低、壓擺率高等優點。最后，通過兩級級聯10倍放大后的信號再經過輸出驅動電路，通過同軸線纜傳輸至FDM模塊，從而減小了通過線纜傳輸過程中噪聲的干擾，提高了輸入信號的質量。

1.2 FDM

為滿足PSD算法研究的需求，綜合功耗和通道集成度的考慮，FDM采用Analog Devices(ADI)公司的1 GS/s 14 bit的ADC——AD9680。AD9680是基于JESD204B的雙通道ADC，具有較高的集成度。1 GS/s的采樣率不僅滿足現有PSD算法研究的需求，同時保證了ADC單通道功耗較低，有利于系統設計。且AD9680峰峰值量程為1.94 V，與PandaX使用的商業插件量程相當，能滿足PMT信號的動態范圍需求。由于FPGA需支持JESD204B高速串行協議和光纖傳輸，因此選用Xilinx Kintex 7 系列FPGA XC7K420T。XC7K420T具有至少24條高速串行鏈路，能保證單個FDM模塊集成4片AD9680，同時還有多余的高速串行鏈路用于光纖傳輸。且XC7K420T具有42萬門邏輯資源和豐富的片內RAM資源，能滿足FDM邏輯設計需求。FDM模塊還集成了兼容JESD204B協議的Jitter Cleaner PLL——LMK04610，用于產生ADC所需的高精度時鐘和JESD204B所需的SYSREF信號。

FDM采用PXI 6U標準板卡設計，結構框圖如圖3所示。FDM主時鐘源是時鐘扇出模塊提供的25 MHz同步時鐘，然后通過模塊內PLL Q產生ADC的采樣時鐘、FPGA的工作時鐘和用于JESD204B協議的SYSREF同步信號，從而保證了整個前端采集系統的時鐘的同步性。由SMA輸入的前放信號，經過FDM內部運算放大器轉換成差分信號，并經過低通濾波器濾除運放帶來的高頻噪聲后，輸送到AD9680。每片AD9680采樣后的數據通過4條10 Gb/s的JESD204B鏈路匯總到FPGA中。在FPGA中，通過來自DAQ的觸發信號，將觸發窗口內的有效數據全部存儲在FPGA內部RAM中，其余數據丟棄；存儲后的有效數據，經添加時間戳、觸發號等信息后，重新組裝成完整的數據幀，并通過光纖將此數據幀上傳到DAQ中。

圖3 FDM結構框圖Fig.3 Block diagram of FDM

1.3 DAQ

DAQ用于匯總來自FDM的數據和分發觸發信號，其結構框圖如圖4所示，每個DAQ主要由光纖收發器、Xilinx XC7K420T FPGA、DDR和以太網收發器等組成。每個DAQ有16路光纖收發器，能匯集并控制來自16個FDM的數據，匯總的數據先緩存在模塊內的DDR存儲中，然后通過以太網和交換機傳輸到服務器集群。每路光纖收發器通過FPGA高速串行接口，恢復FDM模塊傳輸的數據。恢復的FDM數據包含每個通道的擊中信息，通過觸發判選算法，產生觸發信息，并通過光纖將觸發信息再發送給FDM。

圖4 DAQ結構框圖Fig.4 Block diagram of DAQ

DAQ數據匯總框圖如圖5所示。由于光纖鏈路延遲的不確定性，會造成不同FDM通道擊中信息到達時刻不一致。因此，在FPGA中，通過彈性緩沖區消除光纖鏈路的延遲不確定，保證擊中信息的同時性。接收到的FDM數據，先通過FPGA內部彈性緩沖區消除通道之間的延遲后，進入到數據FIFO中；然后DAQ將多個通道的數據，添加幀頭、幀尾、時間戳等信息后，重新組裝成數據幀，并將組裝好的數據幀存儲到DDR中，然后通過以太網傳輸。

圖5 DAQ數據匯總框圖Fig.5 Block diagram of data collection of DAQ

1.4 基于數字化的觸發判選方案

為實現有效事例的篩選，剔除噪聲的干擾，需對探測到的信號進行觸發判選。在預研系統中，觸發系統采用基于數字化的觸發判選方案。純數字化的觸發判選方案，可充分利用FPGA內部強大的邏輯資源，實現各種可重構的觸發算法。

在預研系統的驗證階段，觸發算法主要基于全局過閾觸發，其框圖如圖6所示。FDM通過采集PMT信號，將8路波形信息進行積分，積分后的結果通過抽取，傳輸到DAQ；DAQ通過FPGA內部FIFO匯總來自16個FDM的波形信息，然后通過流水線結構將所有的波形信息進行積分求和，得到最終的波形信息；最后，通過調整合適閾值，使S1和S2信號積分后的波形均能分別過閾，從而得到最終的觸發信號，并將此觸發信號和當前的時間戳信息通過光纖下發到各FDM。FDM在接收到DAQ的觸發信息和時間戳后，將窗口內2 μs的數據打上時間戳后，重新組幀，上傳到DAQ，最終匯總到服務器。由于在TPC中，S1信號和S2信號之間的時間差代表著逃逸電子的漂移時間，并且S1信號總是先于S2信號觸發，因此對離線數據利用時間戳信息能區分S1信號和S2信號。

圖6 觸發算法框圖Fig.6 Block diagram of trigger system

單個DAQ能容納128路通道信號，因此對于PandaX-nT升級實驗，512路通道信號需4個DAQ。同時，預研系統還利用額外的1塊DAQ，匯總其余4個DAQ觸發信息，最后根據512路通道信號產生最終的觸發信號，并通過其余4個DAQ分發到FDM。

1.5 基于以太網的高速數據傳輸

在PandaX-nT實驗中，由于通道數較多，同時采用高速高精度波形數字化技術，因此要求DAQ具有較高的數據傳輸速率。而以太網正滿足這種高帶寬需求。同時為保證數據傳輸的可靠性，需采用可靠的傳輸層通信協議TCP。

以太網實現框圖如圖7所示，在FPGA中實現以太網和TCP協議的具體過程。以太網物理層(PHY)實現是通過實例化FPGA內部高速串行收發器，將千兆以太網1 Gb/s串行數據流串并轉換成125 MHz、8 bit并行數據。以太網PHY層并行數據通過GMII接口，與TCP協議處理IP核SiTCP相連。SiTCP[22]是日本KEK電子學組專門為物理實驗開發設計的處理TCP協議的IP核。SiTCP IP核中，包含了以太網MAC協議層和TCP協議處理層。SiTCP中TCP協議的實現如圖8所示。當計算機(客戶端)需通過以太網與SiTCP(服務端)通信時，先通過3次握手建立1條可靠的連接通道，即：計算機首先向SiTCP發送1個SYN請求建立連接；然后當SiTCP接收到SYN后，向計算機發送1個確認信息SYN/ACK，表示允許建立連接；最后當計算機接收到SiTCP發送的SYN/ACK后，再次向SiTCP發送1次確認信息ACK，表示已正確接收到SYN/ACK信號。此后，計算機與SiTCP直接建立1條數據連接通道，用于后續的數據傳輸。在數據傳輸階段，SiTCP將DDR中存儲的有效數據通過前面建立的數據通道，上傳到計算機中，當計算機正確接收到數據幀后，向SiTCP發送1條正確接收的確認信號ACK；只有當SiTCP接收到來自計算機的確認信號ACK后，才開始下一次傳輸，否則就認為上一次傳輸失敗，從而重新發送上次的數據幀，直到計算機正確接收到為止。通過這種傳輸、確認、出錯重傳的機制保證數據傳輸的可靠性。

圖7 以太網實現框圖Fig.7 Block diagram of implementation of Gigabit Ethernet

由于有確認信息ACK的傳輸，基于TCP的千兆以太網有效傳輸速率并不能達到1 Gb/s，經測試，實際平均速率約600 Mb/s。對于PandaX電子源刻度信號，觸發率為30 Hz。在采用S1、S2單獨過閾觸發算法下，每個過閾信號的時間窗為2 μs，因此對于1路通道信號，1次觸發產生2 μs×14 bit/Sample×1 GS/s，即28 kbit數據。對于S1信號和S2信號，則1次有效事例數據為56 kbit。因此，對于1個DAQ，128路通道信號在觸發率為30 Hz條件下，數據率為56 kbit×128×30 Hz，即210 Mb/s。因此基于TCP的以太網協議能滿足數據傳輸的帶寬要求。

圖8 SiTCP數據傳輸框圖Fig.8 Block diagram of data transmission of SiTCP

圖9 前置放大電路增益和帶寬測試結果界面Fig.9 Interface of gain and bandwidth test results of pre-amplifier

2 系統測試

整個系統的測試由整個讀出電子學的性能測試和與探測器系統的初步聯合測試構成。

2.1 讀出電子學的性能測試

1) 前置放大電路模塊性能測試

前置放大電路性能測試主要測試前置放大電路的增益和帶寬，同時還要驗證其噪聲性能的好壞。增益和帶寬的測試是利用信號源輸入一定頻率的正弦信號，測試其輸出結果，通過輸入輸出的對比，得到其實際增益和帶寬結果。噪聲測試是在無輸入的情況下，測試輸出的噪聲幅值計算放大電路的信噪比。

圖9為前置放大電路模塊增益和帶寬的測試結果界面。從圖9可看到，當輸入信號幅度峰峰值為120 mV時，放大電路輸出結果為1.2 V，增益為10倍，而-3 dB帶寬為256 MHz，滿足設計需求。圖10為噪聲測試的結果界面。在沒有輸入情況下，放大電路模塊輸出噪聲RMS為0.422 mV，扣除示波器自身的噪聲RMS 0.153 mV，計算得到放大電路模塊噪聲RMS為0.269 mV。

2) ADC性能測試

ADC性能測試主要分為靜態性能測試和動態性能測試。靜態性能測試包括微分非線性(differential nonlinearity, DNL)、積分非線性(integral nonlinearity, INL)等指標。動態性能測試主要測試ADC有效位(effective number of bits, ENOB)。

靜態性能測試是通過信號源向每個ADC通道輸入低頻的滿幅度正弦信號，然后將ADC采集到的波形數據根據ADC碼值進行直方圖統計分析，最后根據直方圖統計結果計算分析得到ADC靜態性能INL和DNL。圖11所示為FDM 1個通道的靜態性能測試結果，測試中正弦信號輸入頻率為7.9 MHz。從圖11可看到，DNL結果在-0.15LSB～0.15LSB(LSB為最低有效位)之間，INL結果在-4LSB～4LSB之間。此測試結果與AD9680數據手冊提供的測試結果相當，ADC靜態性能正常。

動態性能測試是通過Agilent公司的高速信號發生器E4438C產生單一頻率的正弦信號，經帶通濾波器后輸入到FDM的ADC通道，最后通過分析ADC采集到的正弦波信號的頻譜圖計算ENOB。表1列出FDM上8個通道的測試結果。從表1可看到，除通道8由于距離PCB板上數字部分較近，性能低于其余通道外，其余通道在250 MHz頻率輸入范圍內，有效位均好于9.40 bit。AD9680手冊指標為10.7 bit@170 MHz，這是由于FDM前端是采用有源器件直流耦合，導致信噪比低于數據手冊。

圖10 前置放大電路噪聲測試結果界面Fig.10 Interface of noise test results of pre-amplifier

圖11 ADC靜態性能測試結果Fig.11 Static performance test result of ADC

表1 ADC ENOB測試結果Table 1 Test result of ADC ENOB

3) 以太網傳輸測試

基于SiTCP的以太網測試是通過DAQ FPGA產生PRBS序列，然后通過SiTCP發送到計算機；計算機通過以太網接收來自DAQ的PRBS序列，并校驗，來測試整個以太網的穩定性與傳輸速率。通過長時間測試，基于SiTCP以太網正常傳輸，并未出現錯誤，測試中，基于SiTCP的以太網平均速率約為600 Mb/s，滿足整個讀出電子學系統的需求。

2.2 與探測器的初步聯合測試

為檢驗整個讀出電子學對探測器實際S1、S2信號的獲取能力以及整個讀出系統的穩定可靠性，在中國錦屏地下實驗室利用PandaX-Ⅱ TPC探測器驗證整個讀出電子學性能。

1) 單光子標定測試

由于PMT的不一致性，相同信號PMT在同一工作高壓下，其增益也會有一定差異，因此需對其增益進行標定。單光子標定測試中，利用發光二極管(LED)的弱光模式標定。整個測試流程如下：通過控制提供給LED的電流信號，使LED工作在弱光模式下，間斷產生光子。PMT的光陰極吸收1個光子并發射1個電子，通過后續打拿極的倍增后，最終倍增電子被陽極獲取；PMT產生的信號最終被讀出電子學采集。

采集到的單光子信號減去基線后，在一定窗口對波形信號進行積分，從而得到單光子標定結果。圖12所示為探測器中1個通道的標定結果。圖中左側較高的峰是臺基，對應著讀出電子學接收到LED外觸發，但PMT未接收到光子；右側的峰代表單光電子峰。兩個峰值之間的差值即為PMT增益。從圖12可看到，測得的通道增益為391.5道，與PandaX-Ⅱ以往標定結果相當。

圖12 單光子標定結果Fig.12 Test result of single photon calibration

2) 探測器信號測試

為檢驗讀出電子學對S1、S2信號的獲取能力，關閉PandaX-Ⅱ TPC探測器LED后，對探測器信號進行采集。圖13所示為1次探測的結果。從圖13可清晰看到信號的S1峰與S2峰，表明整個讀出電子學工作正常。

3 總結

本文針對PandaX-nT升級實驗設計完成了讀出電子學預研系統。該讀出電子學預研系統包括前置放大電路模塊、集成8通道的高速高精度FDM、集成16路光纖通道和基于以太網傳輸的DAQ和時鐘分發模塊等模塊。目前，已完成了整個電子學讀出系統的性能測試，并與探測器進行了初步聯合測試，驗證了讀出電子學系統的性能指標，為后續進一步完善和擴展做好了準備。

圖13 探測器信號測試結果Fig.13 Test result of detector signal