基于序列部分頻點匹配的跳頻自同步方案

趙祥武，全厚德，崔佩璋

(陸軍工程大學石家莊校區，河北 石家莊 050003)

0 引言

跳頻同步技術作為跳頻通信的關鍵核心，跳頻電臺性能的好壞跟同步性能的優劣有著必然的關系，同時直接決定著跳頻通信系統能否正常工作，對于能夠及時使用跳頻電臺傳輸有用信息提供了良好的保障，所以跳頻同步需要盡可能小的同步時間，對于干擾能夠及時地抵抗，抗干擾性能要好，跳頻同步信號要足夠的隱蔽，避免敵方偵測干擾[1]。傳統跳頻同步方法主要有四種，分別為參考時鐘法、獨立信道法、同步字頭法和自同步法等。自同步法是指利用發射端中信息帶有同步信息，接收端提取到同步信息，進而達到同步的目的。常見的自同步方法有串行自同步捕獲方案與并行自同步捕獲方案，但是串行捕獲方案同步捕獲時間較長，并行捕獲方案系統太復雜。

自同步方案雖然可以節省信道資源的優點，但是需要多次發送同步引導碼進行同步，易被敵方干擾。所以本文提出了基于序列部分頻點匹配的自同步方案。

1 工作原理

傳統同步方案包括同步捕獲、同步識別、同步跟蹤三個方面[2]。同步捕獲階段需要依靠同步引導碼來輸送跳頻同步的信息，這樣才能實現跳頻同步。本文就提高同步信息的隱蔽性，提出了新型的跳頻同步方案。

1.1 序列部分頻點匹配自同步方案同步原理

序列部分頻點匹配的自同步方案中接收機處于三種工作狀態,分別為同步捕獲狀態、正常跳頻狀態、同步保持狀態。同步捕獲階段不需要同步引導碼，接收機處于同步捕獲狀態時，各支路按某種算法選擇各支路的頻率與本地跳頻序列產生器生成的頻率進行混頻，通過能量比較輸出各支路最佳頻率，接收端通過搜索這些同步頻率并與接收端本地跳頻序列產生器進行相位的移動調整跳頻信號的相位，實現收發雙發的同步。序列部分頻點匹配的自同步方案同步捕獲的原理框圖如圖1所示。

圖1 序列部分頻點匹配的自同步方案同步原理框圖Fig.1 Synchronization schematic block diagram of self-synchronization scheme with partial frequency point matching in sequence

設發射機發射的跳頻序列設為N,跳頻序列N中有部分序列f1,f2,f3，…，fn已知，接收機在進行同步捕獲時，通過能量比較后捕獲到一條跳頻同步序列設為N1，序列N1中只有用來完成同步的部分頻率f1,f2,f3，…，fn已知，f1,f2,f3，…，fn是接收端本地偽隨機碼發生器產生的每一條支路用來進行混頻的頻率，這些頻點的時頻對應關系通過分析可知，而同步序列中其他未知的頻點不影響同步過程，此時認定N1為發射的跳頻序列其中的一段短序列，通過相位移動可以準確地完成跳頻同步。

1.2 同步捕獲搜索匹配算法原理

跳頻同步開始之前，收發雙方首先會進行粗略地時間調整，保證時間誤差在有關跳頻規定的誤差時間之中。新型跳頻同步方案的接收機設置依然采用并行的同步支路設置，利用有限量的支路進行并行接收，設支路數為S。同步開始前，發射機在空中發射沒有被調制的跳頻信號N，接收端進入同步捕獲狀態，接收到的信號經各支路與本地頻率合成器產生的頻率進行混頻后，進行能量比較，通過一段時間之后，接收端可以通過能量比較確定出接收到的跳頻同步序列，該跳頻同步序列按一定的時間順序的本地頻率合成器的混頻所組成，它是發射機在空中發射的跳頻信號的某部分的序列，記為N1。接收機通過對本地頻率合成器的跳頻頻點進行快速地掃描，掃描結果是收發兩端在相位誤差最大的時間范圍內的跳頻序列P，在跳頻序列P中使用某種特定的算法對接收到的序列N1進行匹配，肯定會匹配到似然度最大的跳頻序列N2，通過N2在P中的相對位置，可以算出接收機與發射機的相位差的大小，然后調整本地時鐘，這樣才可以實現同步捕獲。接下來接收機進入跳頻工作狀態，同步識別完成以后，接收機進入跟蹤狀態，依靠鎖相環的技術完成相位誤差的進一步縮小，縮小到規定誤差范圍，這樣才算完成了同步跟蹤工作，跳頻電臺完成了同步捕獲和跟蹤之后，收發雙方轉而進入正常通信狀態。同步捕獲搜索匹配算法原理如圖2所示。

圖2 同步捕獲搜索匹配算法原理框圖Fig.2 Principle block diagram of synchronization acquisition search matching algorithm

當外界存在干擾時，如果接收端通過能量比較后得到的序列N1與發射端向空中發射的跳頻序列N出現差異時，此時認定跳頻同步捕獲存在誤碼，然后再從序列P中搜索匹配N1，將出現兩種狀況：第一種是序列P中并沒有搜索匹配到N1，跳頻電臺重新進行同步捕獲，直到完成跳頻同步過程；第二種情況是序列P中出現了序列N1，系統發生虛警，跳頻電臺在經過同步識別模塊時會處理掉這種情況，然后重新進行捕獲，然后完成同步。

根據有關國家標準對于跳頻電臺的捕獲時間的具體設定，在本節中假設如下：收發兩端最大時間誤差為5 min，設定跳速為200跳/s,跳頻頻點設為512個，由于收發雙方不能明確相位前后關系，通過前后各5 min快速掃描，所以最大的相位誤差為120 000跳，掃描得到的跳頻序列為P，我們假設接收機跳頻序列P1滯后于發射機P，對序列部分頻點匹配的自同步方案進行詳細說明，同步捕獲完成后，接收端根據當前相位快速掃描P得到序列P2，并且發射機用于進行同步的序列也在P2中，由圖2中可以看出發射機超前的相位時長為T，接收機在T1時開始捕獲到跳頻同步序列N，在T2時完成對同步序列的捕獲，并且對序列N在接收端的序列P2中進行匹配，在T3時刻，序列N匹配完成，得到序列N在P2中的位置信息，最后利用計算可以得到T的具體值，然后調整接收端的相位，完成同步捕獲，即收發雙方相位相同。

2 同步方案設計

2.1 同步捕獲方案設計

序列部分頻點匹配的自同步方案的系統框圖如圖3所示。接收端共有S條混頻支路，每條支路的設計與構造相比于并行自同步方案的支路設計并無差別，使用相同的濾波器以及平方律檢波器,每條支路進行混頻的頻點都是發射機中隨機抽選的，保證了跳頻序列的隨機性[3]。接收端本地頻率合成器受支路頻率控制，工作處于三種工作狀態：一是同步捕獲狀態，支路頻率控制器控制頻率合成器合成S條支路頻率；二是正常跳頻通信狀態，本地支路頻率控制器不發揮作用，本地PN序列生成器控制頻率合成器進行工作；三是同步保持狀態，同步完成之后，本地頻率控制器控制頻率合成器避免由于時間誤差的增加導致失同步。頻率合成器由S路DDS完成。

圖3 序列部分頻點匹配自同步方案系統框圖Fig.3 System block diagram of sequence partial frequency matching self-synchronization scheme

接收端進行跳頻同步捕獲時，本地支路控制器進入同步捕獲狀態，從而使得頻率合成器進入工作狀態，控制其產生S路混頻頻率，假定接收端使用支路數S=21，同步序列N分為21個小組，本地支路頻率控制器隨機從每組頻點中抽出一個頻率作為混頻的頻率，如果接收端在一段時間內沒有完成跳頻捕獲，系統則自動重新選擇每組中的頻點進行頻點更替，替換下來的頻率被標記下來，以后不再進行更替。接收機支路數的選擇在接下來的分析中會有說明，不在此進行敘述。接收端進行信號頻率判決后，經過對支路判決后的頻率進行能量比較，選取的規則是每跳中能量取得最大，這就表明此頻率為有用信號的頻點，然后進行頻率的捕獲，通過一段時間的捕獲，依據時間先后順序確定各支路最佳頻率選擇，這樣可以得到用于同步的跳頻序列N，其中序列包括n個頻點，這n個頻點的位置關系確定了同步序列的唯一性，如果在序列P中出現好多相似的同步序列N，跳頻通信系統會發生虛警，所以利用n的多少以及n個頻點在序列里的位置關系來唯一確定同步序列N。由于同步序列N是隨機選擇的，n作為序列N的唯一變量，n的選擇很關鍵，n的數值越大，同步序列N出現相似的概率會很小很小，但是同樣也會影響到整個同步系統的時間，n的數值越小，同步序列N出現相似的概率會增加，但同時捕獲時間很明顯減少。

由于無法確定接收機與發射機的相位到底是超前或滯后，所以接收端需要在最大雙方時間誤差T前后都進行掃描，序列P的序列長度為120 000跳。FPGA的時鐘頻率數量級為109，對于序列P來說掃描時間的數量級為10-4，對于同步捕獲來說微乎其微，不影響實時性的要求。

同步捕獲流程如圖4所示，系統進行同步捕獲時，由于收發兩端相位差最大是5 min，所以接收端進行了前后5 min的掃描得到了序列P，并明確了序列P中各個頻點與時間的對應關系。

圖4 同步捕獲流程圖Fig.4 Flow diagram of synchronization acquisition

2.2 同步保持方案設計

跳頻電臺完成同步后，進入正常工作狀態，當跳速為200跳/s時，對于時鐘為±10-6漂移一個周期所用的時間為41.6 min；對于時鐘為±10-5漂移一個周期所用的時間為4.16 min，證明時鐘越穩定，漂移時間越長，在序列部分頻點匹配同步方案中，不使用勤務頻率傳遞同步信息，跳頻電臺在正常通信中利用鎖相環技術進行跟蹤相位的校準，在通信雙方靜默的時期，收發兩端的時鐘會由于時鐘穩定性的差異發生時鐘漂移，本文所提的方案所允許的靜默時長最多為41.6 min[6]。

接收端正常跳頻工作時，接收信息的支路固定不變，收發雙方靜默結束后，跳頻電臺會進行同步保持，而頻率合成器也進入同步保持狀態。由本地支路頻率控制產生混頻頻率，設此支路為S1，而其他支路(S-1條)的混頻頻率與相鄰支路的頻率差在一個相位上，即如圖中5所示，接收端進行同步保持時，每條支路的頻率都相差一個相位，由于時鐘的漂移，假設某一時刻支路Sn接收有用跳頻信號，而相鄰支路Sn-1沒有接收到任何信號，所以利用相鄰兩條支路的相位差從而校準收發兩端的相位差，從而完成同步的保持。

同步保持流程框圖如圖6所示，收發兩端靜默結束之后，跳頻電臺進入同步保持，而且支路頻率控制器投入到保持狀態，各支路開始收到跳頻信號，經過能量比較之后，頻率能量最大的支路被認定作跳頻信息的接收支路，經過同步識別確定是否與發射機發射的跳頻頻率相同，由此可以得到本地跳頻信號相位與發射機的跳頻信號相位差，通過調整頻率的時間位置關系，跳頻電臺進入到正常工作狀態，完成同步識別。

2.3 序列的唯一性分析

根據國家標準的規定，超短波跳頻電臺的周期不少于十年，所以該跳頻電臺的周期設定為236-1，在跳頻通信中收發雙方傳遞信息僅會使用很短的跳頻序列，而收發雙方相位差確定的序列P的隨機性會直接決定通信性能的優劣，本方案所需的序列P=120 000，可以滿足實際的需要[7]，所以本節就序列N的唯一性進行統計分析，在序列P中隨機選擇一段短序列N，其中序列N含有n個跳頻頻點，以此作為標準頻率，標準頻率隨機選取，且n個跳頻頻點時間位置信息隨機。

圖5 同步保持方案設計Fig.5 The design of synchronization maintenance scheme

圖6 同步保持流程框圖Fig.6 Flow diagram of synchronization hold

圖7 頻率間隔隨機的同步序列示意圖Fig.7 Synchronization sequence diagram of random frequency intervals

表1 同步序列N在10條長序列P中出現次數

3 無干擾條件下捕獲性能分析

本同步捕獲方案在沒有干擾環境中，假設跳頻頻點為256個，由跳頻速率可得到跳頻周期為0.005 s，接收機共有支路S條，即有S個跳頻頻點來進行混頻。跳頻同步時間為t=tr+ts，其中tr為接收端捕獲到跳頻同步序列N所用的時間，而ts為能量判決后進行序列搜索匹配以及調整收發兩端相位差所用的時間，ts主要由計算機硬件處理速度以及搜索算法的快慢來決定，本文主要考慮對tr進行理論分析并進行仿真分析。

在沒有干擾的情況下，本同步方案的同步捕獲時間的概率密集度函數f(x)表示為：

(1)

同步捕獲時間的分布函數F(x0)表示為：

(2)

捕獲時間期望表示為：

(3)

由圖8，圖9中可知當接收機支路數S越大，跳頻電臺在短時間內捕獲的概率越大；但是支路越多，相應的系統復雜度越高。如何選擇合適的支路數，既能滿足同步捕獲的需要，又能盡可能地減少系統復雜度，是當前需要解決的問題。對跳頻同步方案捕獲期望進行仿真分析，當S=21時，同步捕獲時間為0.6 s，經過理論計算與仿真結果進行對比，滿足某標準規定，即超短波跳頻電臺的同步捕獲時間不應大于0.6 s。仿真結果如圖10所示。

圖8 不同支路數捕獲時間的概率密度函數Fig.8 Probability density function of acquisition time for different branches

圖9 不同支路數捕獲時間的概率分布Fig.9 Probability distribution of acquisition time for different branches

圖10 不同支路數下同步捕獲時間期望Fig.10 Synchronization acquisition time expectations for different branches

4 結論

本文提出了基于序列部分頻點匹配自同步方案，該方案在不使用同步引導碼的情況下，按照序列部分頻點匹配的同步方案，任意設定接收頻點，根據頻點間隔特征信息在本地已知跳頻序列中進行搜索匹配，進而計算出跳頻序列收發兩端的相位差，從而調整相位差實現跳頻同步。理論分析與仿真實驗結果表明，該方案在捕獲時間上優于串行同步捕獲方案，就復雜度而言，相較于并行同步捕獲方案有了很大的降低，同時該方案不需要同步引導碼，提高了抗干擾的性能。