基于多DSP并行處理的管道檢測(cè)機(jī)器人雙目視覺系統(tǒng)設(shè)計(jì)

沈巍，樓飛

(南京師范大學(xué)中北學(xué)院，江蘇 南京 210046)

1 引言

雙目視覺系統(tǒng)可以模仿人眼功能，感知三維世界信息，能夠得到被測(cè)對(duì)象到CCD攝像機(jī)的深度信息，在工業(yè)控制、智能交通、公共安全等應(yīng)用領(lǐng)域顯示出非常廣闊的發(fā)展前景。然而，對(duì)于機(jī)器人雙目視覺伺服系統(tǒng)，實(shí)時(shí)性問題一直是一個(gè)難以解決的重要問題。圖像處理速度是影響雙目視覺伺服系統(tǒng)實(shí)時(shí)性的主要瓶頸之一。為滿足在實(shí)時(shí)環(huán)境下雙目視覺系統(tǒng)處理海量運(yùn)算的需求，筆者詳細(xì)討論了基于4片ADSP-TS201S的雙目視覺并行系統(tǒng)，給出了系統(tǒng)的設(shè)計(jì)方案。

2 多DSP并行處理結(jié)構(gòu)設(shè)計(jì)

本文選用美國(guó)AD公司ADSP TS201S處理器組成多DSP系統(tǒng)，降低外圍設(shè)計(jì)的復(fù)雜度，增強(qiáng)系統(tǒng)的穩(wěn)定性。4片DSP的工作塊連接方式如圖1所示。

圖1 4片DSP并行總線共享圖圖2系統(tǒng)原理框圖

為保障共享資源、數(shù)據(jù)速率以及處理器間靈活通信，本文采用并行處理的混合耦合系統(tǒng)。連接4個(gè)ADSP TS201S的總線口，并連接各處理器的高速鏈路口，建立點(diǎn)對(duì)點(diǎn)DSP通道與處理器間共享資源的工作塊模式[1]。4片SDRAM中，每?jī)善瑪U(kuò)展連接成64位，掛接到64位數(shù)據(jù)總線上，2片F(xiàn)LASH也通過總線訪問。控制總線連接到DSP-4，由DSP-4統(tǒng)一控制4片DSP之間以及DSP與外部存儲(chǔ)器之間的數(shù)據(jù)傳輸。

3 系統(tǒng)設(shè)計(jì)及各DSP工作功能描述

其系統(tǒng)硬件結(jié)構(gòu)如圖2所示。DSP1連接片外大容量SDRAM1，其他DSP也分別與各自對(duì)應(yīng)的SDRAM相連，而片外的29LV800B FLASH存儲(chǔ)器和DSP通過正常的地址總線和數(shù)據(jù)總線相連，這樣能充分利用DSP的外擴(kuò)功能，外部FLASH用于加載DSP的啟動(dòng)信息。DSP4控制其余DSP，通過雙CCD攝像頭采集圖像信息和實(shí)現(xiàn)DSP地址空間的譯碼。系統(tǒng)采用基于高速外部總線與高速鏈路口混合的多DSP并行處理系統(tǒng)。雙通道視頻編碼、解碼芯片采用Philips公司的SAA7115H。FLASH選用AMD公司與富士通公司共同開發(fā)的29LV800B型FLASH(以下簡(jiǎn)稱29LV800B)。它相對(duì)于其他FLASH芯片來說具有容量大、支持讀寫電壓2.7～3.6 V、支持整片芯片擦寫、存取時(shí)間短、低功耗等特點(diǎn)。雙目攝像機(jī)用的是索尼電荷耦合器件圖像傳感器CCD(ChargeCoupled Device)攝相機(jī)DXC-390P。

DSP之間的相互數(shù)據(jù)交換是影響系統(tǒng)實(shí)時(shí)性的瓶頸，采用高效的數(shù)據(jù)交換方式是保證系統(tǒng)高速高效運(yùn)行的關(guān)鍵。4塊DSP的主要功能分配如下：DSP1、DSP2用來讀取視頻緩存FIFO過來的數(shù)字視頻數(shù)據(jù)[2]，并將其做初步的圖像剪裁、中值濾波等算法.DSP3將DSP1、DSP2濾波處理后的圖像進(jìn)行整合，再進(jìn)行圖像灰度直方圖轉(zhuǎn)換、圖像二值化、小波邊緣檢測(cè)、圖像分割等后續(xù)處理。DSP4作為主DSP控制DSP1、DSP2、DSP3，并完成目標(biāo)的檢測(cè)、跟蹤、目避碰、路線規(guī)劃等算法，傳輸信號(hào)給PLC，讓PLC控制機(jī)器人的動(dòng)作。

4 結(jié)論

本文提出了一種基于4片ADSP-TS201S數(shù)據(jù)處理器的雙目視覺并行處理系統(tǒng)，重點(diǎn)對(duì)DSP并行結(jié)構(gòu)設(shè)計(jì)進(jìn)行了分析，并對(duì)各DSP間的數(shù)據(jù)交換進(jìn)行了詳細(xì)描述。采用ADSP 芯片并行工作的模式，將數(shù)據(jù)共享，且具備大量?jī)?nèi)部存儲(chǔ)器的ADSP 處理器可存放獨(dú)立的局部數(shù)據(jù)和指令，大大降低了外部總線的訪問率，保證了系統(tǒng)的實(shí)時(shí)性和實(shí)用性。