彩色線陣CCD實驗系統(tǒng)研制

朱 正, 張 楊, 孫晶華, 劉 祿, 王德興

(哈爾濱工程大學 理學院, 黑龍江 哈爾濱 150001)

CCD(charge coupled devices,電荷耦合器件)具有光電轉換、信息存儲等功能,而且分辨率高、動態(tài)范圍大、信噪比高,在圖像傳感、光譜分析、產品分選和非接觸測量等領域得到了廣泛的應用[1-4]。CCD作為典型的光電器件在光電信息科學與工程專業(yè)的專業(yè)課中從原理、驅動信號時序到應用都得到的詳細的介紹,但是缺乏實驗教學的支撐,學生對CCD理解得并不深刻,因此在后續(xù)的光電綜合實驗課程中開設了關于線陣CCD的實驗內容,研制了彩色線陣CCD實驗教學系統(tǒng)。

CCD光電器件只有在合適的時序驅動下才能輸出穩(wěn)定可靠的信號,因此驅動電路的設計也就成為其應用中的關鍵問題之一。由于不同廠家生產的 CCD其驅動時序不盡相同,而且同一廠家的不同型號的 CCD 其驅動時序也不完全一樣,因此CCD的驅動電路很難規(guī)范化、產品化,許多 CCD 用戶必須面對驅動電路的設計問題。CCD時序脈沖信號是一組周期性的、關系比較復雜的脈沖信號,它是影響CCD器件的信號處理能力、轉移效率、信噪比等性能的一個重要因素。線陣CCD驅動電路通常有4 種方式實現[5-8]，即IC 驅動法、E2PROM 驅動法、單片機驅動法以及可編程邏輯器件(CPLD或FPGA)驅動法。其中基于可編程邏輯器件設計的CCD驅動電路具有體積小、功耗低、速度快、抗干擾強的特點,可減小電路的體積,工作頻頻高等優(yōu)點,而且在設計完成后,如果想更改邏輯設計,不必再更改任何硬件電路,只須將可編程邏輯器件內部邏輯重新編程即可。基于可編程邏輯器件技術的CCD驅動電路的設計具有普遍性[9-10]，本文研制的彩色線陣CCD實驗教學系統(tǒng)就是基于CPLD芯片來實現CCD的驅動的。

1 彩色線陣CCD——TCD2564DG

TCD2564DG是一種高靈敏度、低暗電流,三行各為5 400像元的彩色線陣CCD,主要用于彩色圖像掃描。像元為光電二極管，單像敏元尺寸為7 μm×7 μm，像元間距為7 μm，像元行間距28 μm，有效長度為37.8 mm，內置嵌位電路，封裝類型為22-pin CERDIP，色彩濾光片為紅、綠、藍；兩相5 V脈沖驅動,10路驅動信號的最高頻率為30 MHz，理論上最高行頻約為11 000；紅綠藍三色信號分奇偶并行輸出,共6路輸出信號；供電電源為10 V。掃描A4頁面可以有24線/mm的分辨率。

TCD2564DG正常工作時一共需要10路驅動信號,即兩相各4路時鐘信號 φ1A1、φ1A2、φ2A1、φ2A2以及一路φ2B、像元復位信號RS、嵌位脈沖CP、三路行同步信號SH。整個驅動信號的工作過程如下：當 SH 的高電平到來時,CCD傳感器曝光的光敏單元會將采集到的光信號轉移到相應的移位單元中。SH 為低電平時上述轉移過程完成,光敏單元進入下一行周期感光積分,而進入移位單元中的信號將在兩相操作時鐘的作用下移出。RS信號的作用是減小兩像元之間的相關信號,可在當前像元信號輸出后至下一個像元信號到來前,對殘余信號進行清除[11]。各驅動脈沖必須嚴格滿足相位時序要求,才能保證高速CCD 器件TCD2564DG的正常工作,其依據除了其時序關系圖之外,更主要的是各時序信號的時間關系要求。圖1和圖2給出了主要的時序關系圖,表1給出了圖1和圖2各個時間量的典型值。其中所有的典型值都是在工作頻率為1 MHz的時候的數值。視頻數據的延遲時間是在負載電阻為100 kΩ時的數值。

圖1 SH、φ1A與RS的時序響應圖

圖2 φ2B、RS、CP與OS的響應圖

特性量符號最小值/ns典型值/ns最大值SH和φ1A的脈沖時間t11201 000—t51 0001 200—SH脈沖上升時間,下降時間t2,t4050—SH脈沖寬度t31 0005 000—φ1A,φ2B脈沖上升時間,下降時間t6,t7050—RS脈沖上升時間,下降時間t8,t10020—RS脈沖寬度t98100—CP脈沖上升時間,下降時間t11,t13020—CP脈沖寬度t128200—φ2B和CP的脈沖時間t14040—RS和CP的脈沖時間t1500—t168100—視頻數據的延遲時間t17—6.7—SH和RS的脈沖時間t181 000——

注：—表示無上限。

2 硬件電路設計

彩色線陣CCD實驗教學系統(tǒng)使用CPLD芯片EPM240T100I5N來產生TCD2564DG正常工作所需要的驅動信號,而EPM240T100I5N工作電壓標準為3.3 V,其輸出的驅動信號電平標準也為3.3 V,不滿足TCD2564DG的5 V脈沖驅動標準,因此使用了緩沖器74ACT11244將驅動脈沖提升到5 V的電平標準,同時增強對CCD信號的驅動能力。TCD2564DG供電電源要求為10 V,因此該系統(tǒng)至少需要3.3 V、5 V和10 V 3種電源。電源電路部分采用12 V直流電源供電,由于緩沖器74ACT11244的工作電壓為5 V,所以通過芯片TPS54331將12 V的電源電壓降至5 V。由于TCD2564的工作電壓為10 V,所以通過芯片LM1117MPX-ADJ將12 V的電源電壓降至10 V。用同樣的芯片只需改變電阻便能將5 V電壓降至3.3 V,用來給CPLD的提供3.3 V的工作電壓。整體設計為晶振提供時鐘信號CPLD,CPLD通過緩沖器74ACT11244將3.3 V電平提升到TCD2564的兩相時鐘電平5 V,然后連接信號調理電路，使TCD2564DG通過輸出驅動電路輸出正確的波形。系統(tǒng)的總體框圖見圖3。

TCD2564DG紅、綠和藍3分量信號分奇偶并行輸出,其輸出信號驅動電路如圖4所示。

圖3 系統(tǒng)總體框圖

圖4 TCD2564輸出信號驅動電路

圖4中OS1—OS6分量為TCD2564DG管腳的輸出信號,每個輸出信號都包含了一個比較高的直流電平,因此這些分量信號經過三極管放大電路、再經過一個電容就輸出了包含信息的交流信號。圖4中R、G和B分別代表紅、綠和藍3分量,O代表偶數像元的輸出,E代表奇數像元的輸出。

3 CCD驅動信號設計及實驗驗證

TCD2564DG工作所需要的驅動信號由CPLD芯片EPM240T100I5N產生,EPM240T100I5N屬于Altera公司目前市場上性價比較高的MAXII系列的CPLD,該芯片的封裝為TQFP100,有100管腳,應用級別為工業(yè)級,速度等級為5,符合無鉛標準,編程方式為ISP,存儲器類型為Flash,工作核心電壓和IO電壓都為3.3 V,工作溫度為-40～100 ℃,該CPLD的引腳到引腳的邏輯延時為4.7 ns,工作頻率最高可達 300 MHz。

Altera公司的CPLD開發(fā)環(huán)境為QuartusⅡ軟件,QuartusⅡ下有原理圖輸入方式、狀態(tài)圖輸入方式、硬件描述語言輸入方式等多種輸入方式[12-13]。為了直觀體檢出驅動信號的各個模塊,采用了原理圖輸入和硬件描述語言輸入相結合的方式,總體框圖由以原理圖的方式提供,而原理圖中的各個模塊由Verilog語言編寫。CCD驅動信號工程的原理圖見圖5。

圖5 CCD驅動信號工程原理圖

為CPLD提供時鐘信號的有源晶振為48 MHz,從圖5中名為CLK_IN的端口輸入,模塊div_dip的作用是根據外部2位撥碼開關的撥碼狀態(tài)來對輸入時鐘進行分頻,可以進行1分頻、2分頻、4分頻和8分頻,分頻后的時鐘被輸給div_sim模塊和TCD2564_DRIVER模塊。其中div_sim模塊將輸入的時鐘再進行分頻,在輸入1分頻的情況下生成2 Hz的信號,通過輸出端口輸出給外部的LED,使LED閃爍,標志著系統(tǒng)的正常工作。TCD2564_DRIVER模塊用于生成嚴格滿足TCD2564相位時序要求的10個驅動脈沖信號。TCD2564_DRIVER模塊的輸入時鐘為48 MHz的情況,4路兩相時鐘信號 φ1A1、φ1A2、φ2A1、φ2A2以及一路φ2B為頻率6 MHz,占空比1∶2的方波信號,而像元復位信號RS、嵌位脈沖CP由于需要滿足與SH的時序關系,故生成的RS和CP信號為頻率略小于6 MHz,占空比1∶8的脈沖信號,3路行同步信號SH均為頻率2 kHz的脈沖信號。TCD2564_DRIVER模塊中各個信號之間的時序關系是按照系統(tǒng)的最高時鐘頻率,即輸入時鐘為48 MHz的情況設計的,當外部撥碼開關的值使輸入時鐘被分頻的情況下,時鐘變慢,因而各個信號之間的時序關系依然會滿足表1中各時序信號的時間關系要求。光積分時間為SH下降沿與SH上升沿之間的時間,因而時鐘頻率不同,則積分時間不同,可以研究積分時間對CCD輸出信號的影響。當外部撥碼開關的值使輸入時鐘4分頻的情況下,4路兩相時鐘信號及φ2B頻率應為1.5 MHz,RS和CP信號頻率應略小于1.5 MHz,行同步信號SH頻率應為500 Hz。時鐘4分頻的情況下由示波器測得的典型信號時序關系如圖6—圖9所示。

圖6 SH和φ1A的波形圖

圖7 φ2B和RS的波形圖

圖8 φ2B和CP的波形圖

圖9 RS和CP的波形圖

在此頻率下的無光照時TCD2564DG輸出信號和白光強光照射的飽和輸入信號分別如圖10和圖11所示。

圖10 無光照時的CCD輸出信號

圖11 白光強光時的CCD輸出信號

4 基于彩色線陣CCD實驗系統(tǒng)的實驗教學內容

基于彩色線陣CCD的實驗教學系統(tǒng)可以滿足光電信息科學與工程專業(yè)光電綜合實驗課程的需要,在實驗教學中可以開設以下內容：

(1) 利用示波器觀測TCD2564DG驅動脈沖的時序和相位關系觀測,并測量其驅動脈沖的頻率、幅度、周期和各路驅動脈沖之間的相位關系,理解線陣 CCD的基本工作原理,尤其是復位脈沖在CCD輸出電路中的作用，轉移脈沖與驅動脈沖間的相位關系,掌握電荷轉移過程。

(2) TCD2564DG輸出信號的觀察。可以觀察TCD2564DG在白光光源照射下紅、綠、藍3分量各自的輸出,在利用光譜儀測量出光源的光譜的情況下,得到TCD2564DG的響應度曲線,利用光源光譜與響應度曲線的乘積,將計算結果與實際輸出做對比。可以連續(xù)調整光源強度觀察TCD2564DG各個分量輸出信號隨光強變化關系;還可以在使用紅、綠、藍單色濾光片遮蓋于TCD2564DG上,觀察在單色光照下紅、綠、藍3個分量各自的輸出信號。

(3) 通過TCD2564DG在不同驅動頻率和不同積分時間下的輸出信號測量,進一步掌握線陣CCD的有關特性,加深對積分時間的理解,以及驅動頻率和積分時間對CCD輸出信號的影響,找出積分時間、驅動頻率、輸出信號幅度間的關系。

(4) 實驗教學系統(tǒng)提供了程序下載接口,學生可以自己編寫TCD2564DG的驅動程序,通過QuartusⅡ軟件下載到實驗儀的CPLD芯片中,硬件實測線陣CCD的驅動情況,可以很好鍛煉學生的編程能力。

5 結論

本文研制的基于彩色線陣CCD的實驗教學系統(tǒng),主要用于光電信息科學與工程專業(yè)光電綜合實驗課程,幫助學生實現光電檢測理論與實驗的結合。利用該系統(tǒng)可以針對彩色線陣CCD進行豐富的實驗,幫助學生加深對CCD原理及驅動信號時序等理解,并可自己編寫TCD2564DG的驅動程序進行實際驗證,培養(yǎng)學生的編程能力和動手能力,為將來線陣CCD在工程項目中的應用打下堅實的基礎。