一種寬帶接收機射頻前端芯片設計

竺 磊，吳俊杰，萬川川，張 浩

（南京電子技術研究所，南京210039）

1 引言

雷達被稱為戰爭中的千里眼，是電子戰和信息戰的核心裝備。雷達系統未來的發展方向和趨勢是多功能化、小型化和智能化，相應的對芯片的設計也提出了更高的要求，要求芯片覆蓋更廣的工作頻率范圍，具有更高的集成度，更大的動態范圍。

對電路性能和工作頻段要求較高的射頻集成電路一般采用GaAs工藝，因為該工藝能夠提供較大的電流驅動能力、較低的插入損耗和更好的噪聲系數，但是GaAs工藝成本較高，并且無法提供大規模的數字電路設計，限制了芯片的集成度。CMOS工藝具有低廉的成本，可實現數字模擬電路的大規模集成，但是射頻頻段較差的性能使得該工藝難以成為射頻集成電路的合適選擇。近些年發展和普及的SiGe BiCMOS工藝，由于良好的性能與集成度以及相對適中的價格已逐漸成為射頻集成電路設計的合理選擇。

無線接收機的射頻前端必須完成兩個主要操作：對天線接收到的信號進行放大；將放大后的信號下變頻到較低頻率。由于射頻前端對整個接收機的影響最大，對其性能要求也最高[1]。

2 接收機結構

傳統無線接收機射頻前端的電路架構主要包括超外差、零中頻[2-3]和低中頻結構[4]。另外還有其他幾種接收機結構在實際應用中也經常遇到，如超再生式接收機[5]、寬帶中頻接收機[6]、鏡像抑制接收機[7]和亞采樣接收機[8]等。由于超外差接收機可以提供優良的性能，目前依然是應用最廣泛的一種接收機結構；在對接收機性能要求很高的應用中，超外差結構幾乎是唯一的選擇。但是超外差式接收機的主要缺點是依賴多個外接濾波器。

結合雷達系統的應用要求，在超外差式接收機結構的基礎上，將中頻低通濾波器集成在片內，可提高集成度，降低產品成本，提高系統的穩定性。所設計的射頻前端芯片具體結構如圖1所示。虛線框內為芯片內電路，LNA前級通過外接的射頻帶通濾波器連接到天線。如果對噪聲有更高的要求，片外還可以級聯一個砷化鎵的低噪聲放大器。本振信號由片外提供，中頻放大器的輸出給模數轉換器采樣。

圖1 射頻前端芯片整體結構框圖

如圖1所示，射頻前端芯片集成了低噪聲放大器（LNA）、下變頻混頻器（RMIX）、本振緩沖電路（LObuffer）、低通濾波器（LPF）、中頻衰減器（ATT）和中頻放大器（AMP）。LNA的后級直接片內級聯RMIX，片外本振信號通過LObuffer電路后驅動混頻器的開關對管，LObuffer電路的主要作用是將本振信號放大整形為方波，以此來優化混頻器的線性度和噪聲性能。混頻器輸出與中頻衰減器相連要經過低通濾波器，采用五階的巴特沃茲LC濾波器結構，其中電感為自行建模設計，實現了片內集成，提高了集成度，降低了應用成本。中頻放大器電路采用了三階項抵消技術，實現了較高的線性度。

所設計的接收機射頻前端芯片覆蓋0.2～4GHz的頻率范圍，采用臺積電（TSMC）的0.18-μm SiGe BiCMOS工藝制造，流片后測試的結果和仿真基本一致。實測結果顯示，低噪聲放大器的噪聲系數3dB、功率增益15dB，下變頻混頻器的單邊帶噪聲系數12dB、電壓轉換增益6dB、輸出1dB壓縮點8dBm，低通濾波器的帶內插損1dB、3dB帶寬是550MHz，中頻放大器采用了三階項抵消技術，提高了電路的線性度，實現了功率增益20dB、輸出三階交調點高達40dBm、輸出1dB壓縮點20dBm。芯片在5V電壓下工作，靜態工作電流220mA。

3 電路設計與實現

3.1 低噪聲放大器

低噪聲放大器的電路是共發射極的單端cascode放大器，采用適合寬頻帶的反饋結構，如圖2所示。圖中Vb1和Vb2分別為三極管Q1和Q2的偏置電壓，片內的基極電感L1用于抵消各種寄生電容的影響，實現50Ω阻抗匹配。電容C1和電阻R3通過反饋實現寬頻帶范圍內的輸入阻抗和輸出阻抗匹配。電阻R1降低了器件參數變化對放大器性能的影響，并提高放大器的線性度。大尺寸的三極管Q1偏置在30mA電流，適當犧牲了功耗來滿足噪聲和增益的性能。Cascode三極管Q2改善放大器的反向隔離度，能減小混頻器到低噪放輸入的本振泄露。片內電感L2和電阻R2串聯作為負載，保證了頻帶內的增益平坦度。

圖2 低噪聲放大器電路示意圖

3.2 接收混頻器

接收混頻器的電路是采用雙平衡吉爾伯特結構的有源混頻器[9-10]，如圖3所示。采用雙平衡結構能夠對本振泄露起到很好的抑制作用，但前一級的低噪聲放大器的輸出是單端形式，因此將雙平衡混頻器的一個輸入端通過電容C2接地，另一端通過電容C1與低噪聲放大器輸出相連接，實現了單端到差分的轉換。片外的差分本振信號經過本振緩沖電路整形為方波，并以300mV的電壓幅度驅動混頻器的開關對管，同時本振緩沖電路給混頻器提供直流偏置。

圖3 接收混頻器電路示意圖

3.3 低通濾波器

低通濾波器選用的是一個五階最大幅度平坦型的巴特沃茲（Butterworth）低通濾波器[11]，如圖4所示。選用參數為：電感L=35nH，電容C1=2pF，電容C2=6.2pF，-3dB帶寬550MHz，帶內插損≤1.5dB，50～400MHz帶內增益起伏≤1.5dB。

圖4 五階LC低通濾波器電路示意圖

根據五階LC低通濾波器的簡化電路圖，可以推導出傳遞函數：

濾波器電路中的長方形片上螺旋電感為自行建模設計，版圖照片如圖5所示。電感線圈采用頂層金屬繞制，金屬線寬度為3.6μm，線間距為1.9μm，方塊電阻為8.6mΩ/sq，襯底為200μm厚的P型硅，電感線圈圈數是13，最外層線圈大小為270μm×230μm。

片上螺旋電感的等效電路[12]如圖6所示。LS代表電感的電感量，RS代表金屬線電阻損耗，Cox代表金屬線與襯底之間的氧化層電容，Csub代表金屬線與襯底之間的耦合電容，Rsub代表由金屬線與襯底之間的電場耦合所引入的損耗。利用等效電路在ADS中擬合得出 LS、RS、Cox、Csub和 Rsub的值分別為34.8nH、20Ω、114fF、52fF 和 176Ω。

圖5 低通濾波器版圖照片

圖6 電感等效電路模型

3.4 三階項抵消中頻放大器

如圖7所示，中頻放大器采用了共發射極的差分cascode電路結構。Cascode三極管采用了三階項抵消技術，提高了電路的線性度。

圖7 中頻放大器三階項抵消電路示意圖

圖7(a)是抵消電路，圖7(b)是差分放大電路的單端示意圖。圖7(b)中的Q2作為cascode三極管，集電極就是放大器電路的輸出，輸出信號的電壓峰峰值能達到2V，由此可見cascode三極管本身的線性度嚴重制約了整體放大器電路的線性度。在本項研究提出的三階項抵消電路結構中，三極管Q2的集電極相對基極和襯底各自形成一個PN結，而抵消電路的核心思想就是利用這兩個PN結產生的非線性相互抵消，從而提高線性度。具體抵消電路如圖7(a)所示，Q2管的集電極-基極PN結產生的三階項交調電流iIM3，從基極Ib處抽取到抵消電路中，抵消電路改變iIM3的極性，并通過適當比例在Ic處反饋回放大電路中，從而抵消集電極-襯底PN結產生的三階項。

4 版圖設計和實測結果

射頻前端芯片基于TSMC的0.18-μm 1P6M(一層多晶硅6層金屬)BiCMOS工藝設計流片，整體版圖如圖 8所示，面積約為 1500μm×4500μm，各電路模塊均已標注在圖中。

圖8 接收機芯片版圖布局

芯片封裝形式采用球柵陣列倒裝芯片（簡稱BGA Flip Chip）。芯片封裝好后，焊接在測試板上測試電路性能。版圖中低噪聲放大器、混頻器和中頻放大器都放置了可以單獨測試的電路模塊，并且分別單獨測試，測試中需要外接巴倫，用于產生差分輸入信號并將差分輸出轉換為單端信號。測試結果顯示，低噪聲放大器實現了噪聲系數3dB、功率增益15dB；下變頻混頻器實現了單邊帶噪聲系數12dB、電壓轉換增益6dB、輸出1dB壓縮點8dBm；低通濾波器實現了帶內插損1dB、3dB帶寬550MHz；中頻放大器實現了功率增益20dB、輸出三階交調點40dBm、輸出1dB壓縮點20dBm。

圖9所示為接收通道整體的功率增益隨射頻頻率變化的曲線，其中中頻頻率分別為50MHz、100MHz、200MHz、300MHz和 400MHz，整個頻帶內功率增益均≥35 dBm。圖10、圖11和圖12所示為不同中頻頻率的雙音測試輸出頻譜，雙音的頻率間隔是5MHz，輸出一階項的功率保持在5dBm左右，三階交調項的功率低于一階項70dB，輸出三階交調點≥40dBm。

圖9 功率增益隨頻率變化圖

圖10 50MHz中頻的雙音測試輸出頻譜圖

圖11 100MHz中頻的雙音測試輸出頻譜圖

圖12 200MHz中頻的雙音測試輸出頻譜圖

5 結束語

對接收機射頻前端芯片采用TSMC 0.18-μm BiCMOS工藝流片，令整個接收電路實現了3dB的單邊帶 (SSB)噪聲系數、35dB的轉換功率增益、40dBm的輸出三階交調點、20dBm的輸出1dB壓縮點，芯片的工作電壓5V，正常工作電流220mA。芯片射頻頻率覆蓋200MHz～4GHz，中頻頻率范圍50～400MHz。低通濾波器實現了片內集成，提高了集成度。中頻放大器電路采用了高線性度的三階項抵消結構，整個接收鏈路的OIP3達到40dBm以上。射頻前端電路已通過流片測試驗證，芯片具備寬頻帶、高集成度、高線性度等優異性能，適應現代雷達智能化、小型化、大動態的要求，可應用到雷達系統的射頻T/R組件之中。

[1]RAZAVI B.RF Microelectronics[M].2nd ed.Upper Saddle River,NJ:Pearson Prentice Hall,2012.

[2]RAZAVI B.A 2.4-GHz CMOS receiver for IEEE 802.11 wireless LANs[J].IEEE Journal of Solid-State Circuits,2002,34(10):1382-1385.

[3]ZHANG P,NGUYEN T,LAM C,et al.A direct conversion CMOS transceiver for IEEE 802.11a WLANs[C]//2003 IEEE International Solid-State Circuits Conference.Digest of Technical Papers.San Francisco:ISSCC,2003(1):354-498.

[4]CROLS J,STEYAERT M S J.Low-IF topologies for highperformance analog front ends of fully integrated receivers[J].IEEE Transactions on Circuits and Systems,1998,45(3):269-282.

[5]FAVRE P,JOEHL N,VOUILLOZ A,et al.A 2-V 600-μA 1-GHz BiCMOS super-regenerative receiver for ISM applications[J].IEEE Journal of Solid-State Circuits,1998,33(12):2186-2196.

[6]RUDELL J C,OU J J,CHO T B,et al.A 1.9-GHz wideband IF double conversion CMOS receiver for cordless telephone applications[J].Computer Standards and Interfaces,1997,21(12):2071-2088.

[7]Long J R.A Low-Voltage 5.1-5.8GHz image-reject downconverter RF IC[J].IEEE Journal of Solid-State Circuits,2000,35(9):1320-1328.

[8]SHEN D H,HWANG C M,LUSIGNAN B,et al.A 900MHz integrated discrete-time filtering RF front-end[C]//1996 IEEE International Solid-State Circuits Conference.Digest of Technical Papers.San Francisco:ISSCC,1996:54-55.

[9]MEYER R G.Intermodulation in high-frequency bipolar transistor integrated-circuit mixers[J].IEEE Journal of Solid-State Circuits,2003,21(4):534-537.

[10]FONG K L,MEYER R G.Monolithic RF active mixer design[J].IEEE Transactions on Circuits&Systems,1999,46(3):231-239.

[11]Nguyen N M,Meyer R G.Si IC-compatible inductors and LC passive filters[J].IEEE Journal of Solid-State Circuits,2002,25(4):1028-1031.

[12]Cao Y,Groves R A,Huang X J,et al.Frequency-independent equivalent-circuit model for on-chip spiral inductors[J].IEEE Journal of Solid-State Circuits,2003,38(3):419-426.