一種具有對(duì)稱(chēng)結(jié)構(gòu)的低損耗低紋波電荷泵

萬(wàn) 悅 ，呂 堅(jiān) ，周 云 ，闕隆成 ，田 雷

（1.電子科技大學(xué)光電科學(xué)與工程學(xué)院，成都610054；2.中國(guó)電子科技集團(tuán)公司第四十九研究所，哈爾濱150009）

1 引言

隨著人們對(duì)便攜式電子設(shè)備的消費(fèi)需求越來(lái)越高，電子產(chǎn)品的高性能、低功耗、輕型化等需要迫使著電源管理技術(shù)朝高效率、低功耗、高穩(wěn)定性和高集成度等方向發(fā)展，對(duì)電荷泵的功耗和紋波要求也隨之越來(lái)越高。

對(duì)現(xiàn)有的電荷泵而言，傳統(tǒng)Diskson電荷泵[1-2]在高壓工作條件下應(yīng)用廣泛，但隨著工藝進(jìn)入深亞微米，閾值電壓有所減損，同時(shí)受襯底偏置效應(yīng)影響，在低壓工作條件下電流驅(qū)動(dòng)能力不足的問(wèn)題日趨明顯。為解決電流驅(qū)動(dòng)和轉(zhuǎn)換效率等問(wèn)題，對(duì)新型電路結(jié)構(gòu)提出了要求。先從系統(tǒng)的角度設(shè)計(jì)了一種四相非交疊時(shí)鐘信號(hào)控制的對(duì)稱(chēng)結(jié)構(gòu)低損耗低紋波電荷泵，再依次詳細(xì)分析了該結(jié)構(gòu)電荷泵電路的原理和時(shí)鐘控制邏輯，最后基于0.35μm BCD工藝完成了該新型對(duì)稱(chēng)結(jié)構(gòu)低損耗低紋波電荷泵電路的設(shè)計(jì)，并在Spectre仿真平臺(tái)下進(jìn)行了仿真驗(yàn)證。

2 電荷泵系統(tǒng)設(shè)計(jì)

新型電路結(jié)構(gòu)的設(shè)計(jì)有兩種方案，第一種為動(dòng)態(tài)電荷傳輸開(kāi)關(guān)電荷泵結(jié)構(gòu)，降低了開(kāi)關(guān)的等效電阻，提高了轉(zhuǎn)換效率，同時(shí)又增強(qiáng)了電流的驅(qū)動(dòng)能力，但該結(jié)構(gòu)并沒(méi)有完全消除閾值電壓損失和體效應(yīng)的影響，也無(wú)法避免NMOS開(kāi)關(guān)器件發(fā)生電荷逆流現(xiàn)象；第二種為四相時(shí)鐘電荷泵結(jié)構(gòu)，通過(guò)在MOS開(kāi)關(guān)柵極上添加輔助升壓電路來(lái)使MOS開(kāi)關(guān)完全導(dǎo)通，降低其等效電阻，其中兩路異相時(shí)鐘與Dickson電荷泵中的時(shí)鐘一樣用來(lái)引導(dǎo)電荷的流向,另外兩路時(shí)鐘用來(lái)控制MOS開(kāi)關(guān)的柵極，有效地解決了電荷逆流現(xiàn)象，在Dickson電荷泵基礎(chǔ)上降低了損耗。

對(duì)于單分支電荷泵，雖結(jié)構(gòu)相對(duì)簡(jiǎn)單，但負(fù)載能力弱，輸出電壓紋波也比較大，于是提出由兩路分支組成的交叉耦合電荷泵，在一個(gè)周期內(nèi)兩路分支輪流給負(fù)載電容供電，使輸出紋波較小[3-4]。

參考四相時(shí)鐘電荷泵和交叉耦合電荷泵的優(yōu)勢(shì)，結(jié)合四相時(shí)鐘電荷泵的低損耗和交叉耦合電荷泵的低紋波特點(diǎn)，最終設(shè)計(jì)方案被確定為一種對(duì)稱(chēng)結(jié)構(gòu)的低損耗低紋波電荷泵。

本文所設(shè)計(jì)的電荷泵系統(tǒng)大致如下所述：振蕩電路(OSC)產(chǎn)生幅值為VDD的時(shí)鐘信號(hào)clk，再由非交疊時(shí)鐘產(chǎn)生電路(Nonoverlap_clk)產(chǎn)生4組時(shí)鐘控制信號(hào)，其中兩路異相時(shí)鐘Nonoverlap clkA/D用來(lái)引導(dǎo)電荷的流向,另外兩路時(shí)鐘Nonoverlap clkB/C用來(lái)控制MOS開(kāi)關(guān)的柵極，協(xié)同合作控制泵電容的充放電，從而實(shí)現(xiàn)電壓的抬升。抬升的泵電壓OUT交替輸出得到穩(wěn)定的輸出電壓Vout。

3 電荷泵電路設(shè)計(jì)

3.1 對(duì)稱(chēng)結(jié)構(gòu)電荷泵電路設(shè)計(jì)

所設(shè)計(jì)的對(duì)稱(chēng)結(jié)構(gòu)的電荷泵電路如圖1所示。其中，clkA、clkB、clkC、clkD是一組四相非交疊時(shí)鐘控制信號(hào)。時(shí)鐘信號(hào)clk與clkA、clkB、clkC、clkD的時(shí)序關(guān)系如圖2所示。采用非交疊時(shí)鐘信號(hào)來(lái)控制電路是為了防止短路和電容漏電，提高電荷泵電路的性能[5]。電荷泵電路是利用電容兩端電壓不能突變的原理來(lái)實(shí)現(xiàn)電壓的抬升[6]。當(dāng)使能信號(hào)EN無(wú)效時(shí)，振蕩電路OSC的輸出clk恒定為低電平，clkA為高電平，輸入Vin對(duì)電容C2充電，穩(wěn)定時(shí)B點(diǎn)電位等于Vin。但此時(shí)電路維持靜態(tài)，沒(méi)有對(duì)電容進(jìn)行周期性地充放電，故不能得到升壓輸出。

圖1 對(duì)稱(chēng)結(jié)構(gòu)的電荷泵電路

圖2 非交疊時(shí)鐘信號(hào)波形

當(dāng)使能信號(hào)EN有效時(shí)，振蕩電路OSC開(kāi)始輸出周期性的時(shí)鐘信號(hào)clk。clkA由高電平變?yōu)榈碗娖?，N2管關(guān)斷，緊接著clkB由低電平變?yōu)楦唠娖剑娙軨2的下極板電位等于VDD，由于電容電壓不能突變的特性，B點(diǎn)電位等于VDD+Vin，P1管關(guān)斷。而此時(shí)clkC為高電平、clkD為低電平，A點(diǎn)電位也等于VDD+Vin，P2管關(guān)斷，B點(diǎn)電位得以維持。當(dāng)clkC由高電平變?yōu)榈碗娖胶?，A點(diǎn)電位降為Vin，P2管導(dǎo)通，電荷泵輸出B點(diǎn)電位，得：

其中 RON1為 NMOS管的導(dǎo)通電阻，RON2為PMOS管的導(dǎo)通電阻，IL為是負(fù)載電流。

之后，clkC為低電平，clkD由低電平變?yōu)楦唠娖?，N1管導(dǎo)通，A點(diǎn)電位等于Vin。維持一段時(shí)間之后，clkD先變?yōu)榈碗娖剑筃1管關(guān)斷，然后clkC信號(hào)再變?yōu)楦唠娖剑瑢點(diǎn)電位抬升至Vin+VDD。同理，當(dāng)clkB變?yōu)榈碗娖角襝lkA變?yōu)楦唠娖街?，B點(diǎn)電位為Vin，P1管導(dǎo)通，電荷泵輸出A點(diǎn)電位，得：

受到非交疊時(shí)鐘控制，X點(diǎn)交替通過(guò)P1管或P2管連接到A點(diǎn)或B點(diǎn)，高頻率的時(shí)鐘變化保證了電荷泵的輸出電容能夠快速得到補(bǔ)充，從而降低輸出紋波。由電荷守恒定律知半周期內(nèi)電容提供的電荷等于負(fù)載得到的電荷，即

其中ΔV是輸出電壓的變化值，I是負(fù)載電流，T是時(shí)鐘周期,并且假設(shè)C1=C2=C。

由(3)式可得輸出電壓紋波ΔV為：

根據(jù)以上分析，電荷泵的效率會(huì)受到傳導(dǎo)損耗的影響，此損耗主要是MOS管的導(dǎo)通阻抗導(dǎo)致的。

當(dāng)電路工作穩(wěn)定時(shí)，MOS管工作在線性區(qū)，MOS管導(dǎo)通電阻為：

其中，μ為溝道載流子遷移率，Cox是單位面積的柵氧化層電容，Vo是過(guò)驅(qū)動(dòng)電壓。減小電荷泵的輸出電阻即可獲得較強(qiáng)的電流驅(qū)動(dòng)能力，因此需減小導(dǎo)通電阻RON，即增大過(guò)驅(qū)動(dòng)電壓Vo。

NMOS和PMOS管的過(guò)驅(qū)動(dòng)電壓分別表示為：

結(jié)合(1)～(7)式，可求得傳導(dǎo)損耗為：

根據(jù)公式(8)可以看出，傳導(dǎo)損耗正比于MOS管的柵長(zhǎng)L和負(fù)載電流IL2，反比于柵寬W。

3.2 非交疊時(shí)鐘信號(hào)產(chǎn)生電路設(shè)計(jì)

非交疊時(shí)鐘信號(hào)產(chǎn)生電路如圖3所示。D是延時(shí)電路，由電容和偶數(shù)個(gè)反相器組成。時(shí)鐘信號(hào)clk經(jīng)過(guò)四個(gè)不同的邏輯運(yùn)算通路而得到不同時(shí)延，從而產(chǎn)生四個(gè)非交疊的時(shí)鐘信號(hào)，設(shè)他們的峰值電壓為Vclk。在時(shí)鐘信號(hào)的上升沿和下降沿，非交疊時(shí)鐘信號(hào)的觸發(fā)時(shí)序是不同的[7]。

圖3 非交疊時(shí)鐘電路

在時(shí)鐘信號(hào)clk的上升沿，clk到節(jié)點(diǎn)A、B、C、D、E和F的延時(shí)依次為：

其中τD為單個(gè)延時(shí)電路D的延時(shí)，τNAND是單個(gè)與非門(mén)的延時(shí)，τNOR是單個(gè)或非門(mén)的延時(shí)，τINV是單個(gè)反相器的延時(shí)。

在時(shí)鐘信號(hào)clk的下降沿，clk到節(jié)點(diǎn)A、B、C、D、E和F的延時(shí)依次為：

將相應(yīng)信號(hào)的延時(shí)做差就可得到對(duì)應(yīng)的非交疊時(shí)間，這里不再詳述。時(shí)鐘的延遲避免了P1和P2管的同時(shí)導(dǎo)通，有效的解決了電荷逆流現(xiàn)象。若P1、P2管同時(shí)導(dǎo)通，會(huì)導(dǎo)致Vout與Vin之間形成通路，增加損耗，也會(huì)增大電路紋波[8]。

4 仿真結(jié)果

設(shè)計(jì)的電荷泵電路基于0.35μm的BCD工藝。電荷泵電路的工作頻率為4MHz，輸入電壓Vin為3.3V，芯片內(nèi)部工作電壓VDD為5V，在負(fù)載電流等于10μA的條件下對(duì)電路進(jìn)行Spectre仿真，0.2μs時(shí)振蕩電路開(kāi)始工作。

圖4所示的是非交疊時(shí)鐘控制信號(hào)在時(shí)鐘上升沿和下降沿的仿真波形。從仿真波形圖可以看出，振蕩電路OSC的輸出clk為4MHz信號(hào)。當(dāng)時(shí)鐘信號(hào)clk由低電平變?yōu)楦唠娖綍r(shí)，clkA、clkB、clkC、clkD依次跳變；當(dāng)時(shí)鐘信號(hào)clk由高電平變?yōu)榈碗娖綍r(shí)，clkD、clkC、clkB、clkA 依次跳變。在時(shí)鐘信號(hào)clk 的上升沿,具體有 τLH(A,B)=1.00ns,τLH(B,C)=0.67ns,τLH(C,D)=0.95ns；在 clk 的下降沿，有 τHL(A,B)=-1.56ns,τHL(B,C)=-1.30ns，τHL(C,D)=-1.55ns。

圖5是A、B兩點(diǎn)電位和電荷泵輸出Vout的仿真波形，其負(fù)載電流為10μA。結(jié)果表明輸出級(jí)OUT能夠很好地輸出A、B兩點(diǎn)中電位較高的點(diǎn)的電位，大幅度減小了輸出紋波。在4MHz的工作頻率下，當(dāng)輸入電壓為3.3V、負(fù)載電流為10μA時(shí)，電荷泵輸出電壓Vout為8.19V，其電壓紋波僅有9mV。

圖4 非交疊時(shí)鐘信號(hào)的仿真波形

圖5 A、B點(diǎn)電位和輸出電壓仿真波形

5 結(jié)束語(yǔ)

就現(xiàn)有的電荷泵而言，為解決傳統(tǒng)Diskson電荷泵關(guān)于電流驅(qū)動(dòng)和轉(zhuǎn)換效率的問(wèn)題提出的幾種新的額電路結(jié)構(gòu)也是各有優(yōu)勢(shì)各有不足，單分支電荷泵隨結(jié)構(gòu)簡(jiǎn)單，但輸出電壓紋波比較大，由此提出了交叉耦合電荷泵，在一個(gè)周期內(nèi)兩路分支輪流供電，以減小輸出紋波。動(dòng)態(tài)電荷傳輸開(kāi)關(guān)電荷泵結(jié)構(gòu)雖提高了其轉(zhuǎn)換效率和電流驅(qū)動(dòng)能力，但無(wú)法避免開(kāi)關(guān)器件的電荷逆流現(xiàn)象，由此提出四相時(shí)鐘電荷泵結(jié)構(gòu)有效避免了電荷逆流，并在傳統(tǒng)電荷泵的基礎(chǔ)上降低了損耗。

傳統(tǒng)的開(kāi)關(guān)電源通常使用一個(gè)電感實(shí)現(xiàn)DCDC變換，但是電感體積龐大、容易飽和、會(huì)產(chǎn)生EMI，而且電感價(jià)格昂貴。為解決此類(lèi)問(wèn)題，現(xiàn)代電源通常采用電荷泵電路。電荷泵采用電容儲(chǔ)存能量，外接組件少，非常適合用于便攜式設(shè)備中，并且隨著其電路結(jié)構(gòu)的不斷改進(jìn)，也可應(yīng)用在需要較大電流的應(yīng)用電路中。具有優(yōu)異性能的電荷泵結(jié)構(gòu)可廣泛應(yīng)用在電子設(shè)備電源電路中。結(jié)合四相時(shí)鐘電荷泵結(jié)構(gòu)低損耗和交叉耦合電荷泵結(jié)構(gòu)低紋波的特點(diǎn)，設(shè)計(jì)出的一種新的電荷泵結(jié)構(gòu)，達(dá)到了同時(shí)具備低損耗和低紋波優(yōu)勢(shì)的效果，面對(duì)面積日趨減小，對(duì)功耗要求也越來(lái)越小的便攜式電子設(shè)備行業(yè)，希望該電荷泵結(jié)構(gòu)可以在未來(lái)電子設(shè)備的電源電路應(yīng)用中可發(fā)揮更好的作用。

[1]UMEZAWA A,ATSUMI S,KURIYAMA M,et al.A 5-V-only operation 0.6-μm flash EEPROM with row decoder scheme in triple-well structure[J].IEEE Journal of Solid-State Circuits,1992,27(11):1540-1546.

[2]DADHICH H,MAURYA V,VERMA K,et al.Design and analysis of different type of charge pump using CMOS technology[C]//International Conference on Advances in Computing,Communications and Informatics.IEEE,2016:294-298.

[3]徐彥峰,錢(qián)棟良,李環(huán),等.一種高增益低紋波的電荷泵電路[J].電子與封裝,2017,17(7):21-24.XU Yanfeng,QIAN Dongliang,LI Huan,et al.A charge pump circuit with high gain and low ripple[J].Electronics&Packaging,2017,17(7):21-24.

[4]魏哨靜,梅年松,張釗鋒,等.一種低壓高效的電荷泵設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī),2017,34(10):72-75.WEI Shaojing,Mei Niansong,ZHANG Zhaofeng,et al.Design of a low voltage and high efficiency charge pump[J].Microelectronics&Computer,2017,34(10):72-75.

[5]吳浩,李富華,鄭堅(jiān)斌.一種提高效率和減小電壓紋波的電荷泵[J].中國(guó)集成電路,2006,15(12):22-24.WU Hao,LI Fuhua,ZHENG Jianbin.A charge pump that improves efficiency and reduces voltage ripple[J].China Integrated Circuit,2006,15(12):22-24.

[6]TANZAWA T,ATSUMI S.Optimization of word-line booster circuits for low-voltage flash memories[J].IEEE Journal of Solid-State Circuits,2002,34(8):1091-1098.

[7]YAMAZOE T,ISHIDA H,NIHONGI Y.A charge pump that generates positive and negative high voltages with low powersupply voltage and low power consumption for non-volatile memories[C]//IEEE International Symposium on Circuits and Systems.IEEE,2009:988-991.

[8]MIN K S,KIM Y H,KIM D,et al.A large-current-output boosted voltage generator with non-overlapping clockcontrol or sub-1-V memory applications[C]//Asia and South Pacific Design Automation Conference.IEEE Press,2004:288-291.