利用統計學的方法解決AlCu薄膜濺射過程中的缺陷

張偉

摘 要：物理汽相沉積（Physical Vapor Deposition）工藝在集成電路制造工藝流程中的作用是形成金屬層，作為導電介質。它通過磁控濺射的方法在晶圓表面形成一層平整的金屬層。而MIM層作為元器件的電容結構，它的金屬膜厚度最薄，在整個金屬導線層中對金屬缺陷的要求最高。任何微小的缺陷都會導致電容的擊穿電壓發生異?；虼鎯δ芰κ艿讲涣加绊?。在所有的缺陷類型中存在一種裂紋缺陷，該缺陷發生機率高達2%。文章通過統計學方法，找到影響缺陷的主要因素并通過優化金屬膜的濺射條件，最終解決裂紋缺陷。

關鍵詞：MIM結構；裂紋；缺陷；DOE；實驗設計；主成分分析

中圖分類號：TN4 文獻標志碼：A 文章編號：2095-2945（2017）30-0101-03

引言

隨著人類社會的不斷發展與進步，各種各樣的高新技術應運而生，集成電路作為上世紀60年代的新技術而誕生，并至今造福人類，而且得到了很好地發展。在當今的信息時代，信息技術已經滲透到了國民經濟的各個領域，人們在日常生活中無處不感受到信息技術所帶來的方便與快捷。信息技術的基礎是微電子技術，而集成電路（IC）正是微電子技術的核心，是整個信息產業和信息社會的根本基礎。集成電路在現代生活中擁有不可或缺的地位，它已經與我們的日常生活緊緊相連，并越來越多的深入人們的日常生活，大到航空醫療，小到汽車手機，隨著集成電路的特征尺寸越來越小，對晶圓（wafer）的缺陷要求也越來越嚴格。

物理汽相沉積（Physical Vapor Deposition）工藝在集成電路制造工藝流程中的作用是形成金屬層，作為導電介質。它通過磁控濺射的方法在晶圓表面形成一層平整的金屬層。而MIM層作為元器件的電容結構，它的金屬膜厚度最薄，在整個金屬導線層中對金屬缺陷的要求最高，如圖1。任何微小的缺陷都會導致電容的擊穿電壓發生異?；虼鎯δ芰κ艿讲涣加绊?。

1 存在的問題

在所有的缺陷類型中存在一種裂紋缺陷（crack defect），該缺陷發生機率高達2%，如圖2。

統計學方法實驗過程：

（1）相關性分析

通過之前的數據顯示，由于發生裂紋的晶圓，其晶圓可接受性測試（WAT）擊穿電壓（BV）會發生異常，為了更好的解決問題，我們首先對缺陷數量（crack count）和電性參數擊穿電壓（BV）做相關性分析，分析工具為Excel 2010。

發生裂紋缺陷的wafer必然會造成電容擊穿電壓BV閾值變小，如圖3。

圖4和表1告訴我們：根據之前發生過的缺陷情況，其缺陷數量和擊穿電壓（BV WAT），二者存在強相關性，而當缺陷減少到一定程度后，BV恢復為正常水平，同時相關性變弱。

（2）主成分分析法（PCA）

使用主成分分析法（PCA）把所有process過程中出現的參數進行分類處理，工具為SPSS 2.0。

從旋轉成分矩陣圖（圖5）（<0.75的情況被隱藏）中，可以把前5個主成分結合工程上的經驗進行分類。

分別將成分得分FAC1_1～FAC5_1逐列從大到小排序，發現在FAC3_1這個成分上的投影與BV WAT的情形具有相關性，如圖6。

（3）實驗設計（DOE）

選擇FAC3這個主成分中的三個參數作為響應，設定合理的target和spec，應用DOE優化該三個響應值，如表2。

在recipe body和chamber configure中，可調參數多達幾十個。而通過上述分析，最終確定的三個response，影響response的recipe參數范圍被縮小為以下7個（表3）。

在經過篩選實驗和擴充試驗后，使用二階模型進行優化試驗。

二階模型公式：

最大化意愿后得到圖7，Ar流量=34.7，N2流量=102.5， 輸入功率=3541，背壓流量=10.2的條件下，3種響應的綜合情況最好。最大化意愿值=1>0.75，說明能夠完全滿足三個響應的meet target要求，即優化后的target值和理論的target值相似度為100%。

（4）驗證實驗結果

根據DOE的優化結果修改recipe參數后，使用工具JMP10 Wilcoxon test對304pcs wafer defect改善效果進行檢驗，如圖8。

Wilcoxon test p<0.05， Baseline和new wafer的defect level與STD存在顯著差異，但new condition的defect數量和穩定性比baseline好。

2 結束語

（1）通過相關性分析，找出WAT參數與defect之間的對應關系，從而把研究對象由defect問題轉化為WAT問題。（2）通過主成分分析法對大數據進行了分析和分類，找出了潛在影響工藝質量的參數，提高了分析工作的效率，為下一步的優化實驗提供的方向。（3）通過實驗設計的方法，對多因子進行分析并找到最佳工藝質量的參數條件。在應用最佳條件后，通過假設檢驗的方法驗證了改善后的WAT和defect遠遠優于原來的水平（baseline）。

參考文獻：

[1]Peter Van Zant， Microchip Fabrication， page 397-398.

[2]張汝京，等.納米集成電路制造工藝[Z].350-361.

[3]林肇琦，等.有色金屬材料學[Z].19-23.

[4]閔亞能.實驗設計（DOE）應用指南[Z].56-69.endprint