一款新研制ASIC器件的單粒子效應檢測與故障定位

羅磊，張洪偉，董藝，梅博，于慶奎

?

一款新研制ASIC器件的單粒子效應檢測與故障定位

羅磊1，張洪偉1，董藝2，梅博1，于慶奎1

（1. 中國航天宇航元器件工程中心，北京 100094；2. 上海復旦微電子集團股份有限公司，上海200433）

針對一款國產新研ASIC器件抗單粒子能力評估的需要，研制了ASIC器件單粒子效應檢測系統。通過單粒子效應評估試驗，得到了該器件在Kr離子輻照下的單粒子翻轉數據。采用故障樹分析和電路仿真技術，對ASIC器件內部單粒子翻轉敏感模塊進行定位。研究成果可為器件廠家后續設計改進和衛星型號系統級抗輻射加固設計提供依據。

ASIC器件；輻射效應；單粒子效應；故障注入；故障樹分析；仿真

0 引言

衛星運行在空間環境中，不可避免地受到空間帶電粒子輻射。帶電粒子通過與元器件材料的相互作用導致元器件性能退化或功能失效，即輻射效應損傷。這種損傷會進一步令衛星功能和性能下降，甚至影響衛星運行壽命[1]。

星用電子元器件受空間輻射產生單粒子效應，可分為單粒子瞬態（SET）、單粒子翻轉（SEU）、單粒子鎖定（SEL）[2]、單粒子燒毀（SEB）等[3]。為保證各種衛星、航天器在軌正常運行，必須利用地面高能質子或重離子輻射模擬設備對電子元器件進行抗單粒子能力評估，包括抗單粒子翻轉、單粒子鎖定、單粒子燒毀能力以及它們的對應截面[4]，并盡可能對器件內部單粒子翻轉敏感模塊進行定位，為器件廠家后續設計改進和衛星型號系統級抗輻射加固設計提供支持。

本文利用自主研發的單粒子效應檢測系統，對一款國產新研ASIC器件進行了單粒子效應評估試驗，得到了該器件在Kr離子輻照下的單粒子翻轉數據，并采用故障樹分析與電路仿真技術[5]，對器件內部單粒子翻轉敏感模塊進行定位。

1 試驗樣品

試驗選用的ASIC器件為ARINC659總線收發器，是一種可提供3路LVTTL信號和GTLP信號雙向轉換的高驅動收發器，將接收的LVTTL信號轉換為GTLP信號后驅動到ARINC659總線上輸出，同時也能夠從ARINC659總線上接收的GTLP信號轉換為LVTTL信號輸出。該器件為模擬器件，不包含時序單元，其邏輯框圖如圖1所示。

該ASIC器件的主要特點為：

1）具備3路雙向轉換的端口，其中GTLP信號端口定義為B端口（B1、B2、B3），LVTTL邏輯信號發送端口和接收端口相互獨立，LVTTL信號發送端口（輸入端口）定義為A端口（A1、A2、A3），LVTTL信號接收端口（輸出端口）定義為Y端口（Y1、Y2、Y3）。

3）具備LVTTL信號向GTLP信號轉換使能/禁止控制功能和控制管腳（），以及GTLP信號向LVTTL信號轉換使能/禁止控制功能和控制管腳（）。

4）具備上電三態電路和BIAS VCC電路，用于支持器件的冷備份功能。

5）在上電過程中以及斷電期間，上電三態電路用于將器件的輸出置為高阻態。

圖1 試驗用ASIC器件邏輯框圖

2 單粒子效應檢測系統

單粒子效應檢測系統的工作原理是：將待測器件和對比測試器件的輸出管腳（3個Y口、3個B口）分別引入主控制器，對2只器件同步輸入相同的激勵，只對待測器件進行輻照，由主控制器采集、判斷2只器件的輸出信號是否一致，若不一致則判定待測器件發生了單粒子事件。

單粒子效應檢測系統由遠程控制機、上位機、測試板、程控電源（Agilent N6705A直流電源分析儀）組成[6-8]，系統原理見圖2。試驗時，采用重離子束流直接照射到開帽后的待測器件芯片表面，其他器件、設備均不受輻照束流影響。為保證試驗人員的人身安全，將遠程控制機單獨設置在距輻照室30m外的監控室內，與上位機之間采用長網線連接。遠程控制機通過Windows操作系統自帶的“遠程桌面連接”獲得上位機的控制權，而上位機負責控制測試板和程控電源。

圖2 單粒子效應檢測系統組成

測試板采用子母板的結構，母板包括供電及電源管理電路，主控制器（采用基于MicroBlaze軟核的FPGA實現）及其支持電路，RS232串行通信電路，以及轉換芯片相關的外圍電路；子板安放待測器件（DUT）及對比測試器件，通過接插件與母板連接，實現2只器件所有引腳與母板連接。

通過計算機控制程控電源實現試驗樣品及測試板的遠程通斷電，采集各路電流值；控制母板存儲器完成對主控制器的碼流下載；主控制器實現對子板上試驗樣品的寫入、回讀、數據對比及結果統計；串行通信電路負責接收并執行上位機的操作命令。

上位機是整個單粒子效應檢測系統的人機交互平臺，主要實現3個功能：試驗參數設置、試驗過程控制以及試驗數據保存，其軟件流程如圖3所示。本檢測系統的軟件可以靈活地啟動、暫停和中止試驗，實時顯示樣品的電流狀態、回讀錯誤數及中斷次數，并且能夠保存數據、自動生成試驗記錄文件。

圖3 ASIC器件單粒子效應檢測系統上位機軟件流程

3 單粒子效應評估試驗

3.1 輻射源

試驗采用中國科學院近代物理研究所HIRFL回旋加速器產生的Kr離子輻射源，離子能量為479.8MeV，表面LET（線性能量轉移）值為37.6MeV·cm2/mg，垂直入射時在芯片中的射程可達58.5μm。

由于加速器產生的離子射程有限，因此需要在試驗前將器件開帽以裸露出內部芯片。試驗中重離子束流直接照射在開帽后的芯片表面，有效輻照面積約為4.9cm2。

3.2 試驗結果

系統輸入為30MHz的方波激勵信號，以60MHz的頻率對輸出信號采樣；比較2只器件的輸出信號，以判斷是否發生單粒子事件。輻照試驗過程中，對2只待測器件進行測試，每只器件均輻照到107ion/cm2，盡管均未發生SEL現象，但共檢測到132次SEU/SET，統計結果如表1所示。

表1 器件單粒子效應檢測試驗結果

4 試驗結果分析

試驗檢測的ASIC器件是一個采用0.35μm CMOS工藝的模擬器件，由于不包含對單粒子翻轉敏感的時序單元，故不會發生單粒子翻轉；但一些控制信號（比如輸出使能信號等）由一些簡單組合電路構成，而這些組合電路在入射粒子的作用下會出現SET（即毛刺）。若SET的脈寬足夠大，則可以傳遞到下一級電路；若脈寬小，則可能會由于電學特性被下級電路消除毛刺。若外部采樣沿正好在產品最終輸出口出現SET時進行采樣，就會將SET轉變為一個影響系統功能的SEU或SEFI（單粒子功能中斷）[9-12]。

檢測數據顯示該款ASIC器件測得的SET均為多個端口同時出錯，沒有單個端口單獨報錯的情況，因此判斷為芯片全局控制信號電路發生SET，而不是某個端口內的獨立電路發生SET。建立器件多端口同時出錯的故障樹，如圖4所示。

圖4 多端口同時出錯故障樹

在HSPICE軟件中，采用雙指數電流源模型來模擬入射的單粒子，格式為：“I電流名稱0 X模塊名.X子模塊.線網名 EXP 0 電流大小故障時間 10p 故障時間 200p”。

取電流大小為6mA，經過電路仿真（結果見表2）將多端口同時出錯的故障定位為上電三態電路發生翻轉。

表2 針對故障樹的仿真結果

上電三態電路的邏輯框圖如圖5所示。通過仿真發現，OEAB和OEBY節點的內部驅動很大，空間單粒子不會打翻這2個節點；但上電三態電路中存在驅動較小的敏感節點，其受單粒子影響產生SET后，會在A點產生毛刺翻轉信號，進而傳輸到B口和Y口，使得所有口的輸出都受影響。正常工作時OEAB和OEBY的邏輯是“1”，A點邏輯也是“1”；當單粒子將上電三態電路打翻成“0”后，會使得B口和Y口都從輸出使能變成輸出禁止，從而影響6個口的輸出信號。

圖5 上電三態電路邏輯

上電三態電路單粒子效應仿真圖（圖6）中顯示了采樣點位置和毛刺的關系：在1點采樣將顯示為3個B口錯誤；在2點采樣將顯示為3個B口和3個Y口都錯誤；在3點采樣將顯示為3個Y口錯誤。

圖6 上電三態電路單粒子效應仿真圖

針對上述仿真結果進行了驗證試驗：正常工作的硬件板上芯片管腳和是低電平信號，通過短路條給和腳上同時施加一個高電平信號，使得芯片內部的OEAB和OEBY都變低電平，能觀測到所有口的輸出報錯。

5 結束語

利用自研的ASIC器件單粒子效應檢測系統，檢測一款國產新研ASIC器件的單粒子試驗數據。對器件單粒子敏感模塊進行了故障樹分析，并利用HSPICE軟件和波形觀測軟件SX對該器件進行了單粒子效應仿真和故障定位，找出了器件的單粒子效應敏感模塊。

本文采用的單粒子效應檢測系統，以及試驗和仿真分析方法，均可推廣用于各種ASIC器件的單粒子效應檢測及故障注入仿真分析。

（References）

[1] The radiation design handbook: ESA-PSS-01-609[S], 1993-05

[2] 楊世宇, 曹洲. 單粒子鎖定(SEL)及防護技術研究[C]//第八屆全國抗輻射電子學與電磁脈沖學術交流會. 成都, 2005: 180-187

[3] 唐本奇, 王燕萍, 耿斌. 功率MOS、IGBT單粒子燒毀、柵穿效應模擬實驗研究[J]. 核電子學與探測技術, 2001, 21(5): 344-367

TANG B Q, WANG Y P, GENG B. Experimental study of single event burnout and single event gate rupture in power MOSFETs and IGBT[J]. Nuclear Electronics & Detection Technology, 2001, 21(5): 344-367

[4] 譚維熾, 胡金剛. 航天器系統工程[M]. 北京: 中國科學技術出版社, 2009: 27-28

[5] DONGWOO L, JONGWHOA N. A novel simulation fault injection method for dependability analysis[J]. IEEE Design and Test of Computer, 2009, 26(6): 50-61

[6] 羅磊, 張大宇, 于慶奎. SRAM單粒子效應檢測方法研究[J]. 航天器環境工程, 2010, 27(5): 585-589

LUO L, ZHANG D Y , YU Q K. The detection methods for SRAM single event effects[J]. Spacecraft Environment Engineering, 2010, 27(5): 585-589

[7] 羅磊, 張磊, 祝名, 等. 一種串并轉換器件單粒子效應試驗研究[J]. 航天器環境工程, 2013, 30(5): 509-511

LUO L, ZHANG L, ZHU M, et al. Test study of single event effect of a serial-input/parallel-output shift device[J]. Spacecraft Environment Engineering, 2013, 30(5): 509-511

[8] 薛玉雄, 曹洲, 楊世宇, 等. 80C31微處理器單粒子效應敏感性地面試驗研究[J]. 航天器環境工程, 2008, 25(2): 110-113

XUE Y X, CAO Z, YANG S Y, et al. Study on single event effects on 80C31 microprocessor[J]. Spacecraft Environment Engineering, 2008, 25(2): 110-113

[9] HANSEN D L, MILLER E J, KLEINOSOWSKI A, et al. Clock, flip-flop, and combinatorial logic contributions to the SEU cross section in 90 nm ASIC technology[J]. IEEE Transactions onNuclear Science, 2009, 56(6): 3542-3550

[10] USLENGHI M, FIORINI M, FIORINI C, et al. Study of single event transients on the VELA ASIC, x-ray detectors FEE for new generation astronomical instruments[C]//Nuclear Science Symposium and Medical Imaging Conference (NSS/MIC). New York, 2011: 2119-2123

[11] ASADIH, TAHOORIM B. Soft error modeling and remediation techniques in ASIC designs[J]. Microelectronics Journal, 2010, 41(8): 506-522

[12] NAKAJIMAH, FUJIKAWAM, MORIH, et al. Single event effect characterization of the mixed-signal ASIC developed for CCD camera in space use[J]. Nuclear Instruments and Methods in Physics Research (Section A: Accelerators, Spectrometers, Detectors and Associated Equipment), 2013, 731: 166-171

（編輯：張艷艷）

Single event effect detection and fault location for an ASIC device

LUO Lei1, ZHANG Hongwei1, DONG Yi2, MEI Bo1, YU Qingkui1

(1. China Aerospace Components Engineering Center, Beijing 100094, China;2. Shanghai Fudan Microelectronics Group Co., Ltd., Shanghai 200433, China)

The single event effect (SEE) test system is developed for the SEE evaluation for a domestic ASIC (application specific integrated circuit) used on the space satellite. The single event upset (SEU) data under irradiation of the Kr ion are obtained for the SEE evaluation test. The fault tree analysis and circuit emulation technique is adopted in the simulation for the SEU, and the SEU sensitive module is located inside the ASIC, which providesa basis for the system-level radiation hardening design of satellites and the follow-up design for the IC designer.

ASIC device; radiation effect; single event effect; fault injection; fault tree analysis; simulation

TN406; V416.5

A

1673-1379(2017)02-0202-05

10.3969/j.issn.1673-1379.2017.02.016

2016-09-13；

2017-03-08

“十三五”裝備預先研究共用技術課題（編號：41424010303；41424050605）

羅磊（1980—），男，博士學位，主要研究方向為宇航元器件抗輻射保證。E-mail: luoleicast@163.com。

http://www.bisee.ac.cn

E-mail: htqhjgc@126.com

Tel: (010)68116407, 68116408, 68116544