基于FPGA的自準直系統數據處理技術

王 曄， 周志煒， 王元偉

(中國電子科技集團公司 第四十九研究所，黑龍江 哈爾濱 150001)

基于FPGA的自準直系統數據處理技術

王 曄， 周志煒， 王元偉

(中國電子科技集團公司 第四十九研究所，黑龍江 哈爾濱 150001)

提出一種基于現場可編程門陣列(FPGA)的CCD自準直測角系統。以FPGA作為系統處理核心；以自適應調節模塊為CCD驅動發生器提供準確的波形時序；采用邊緣檢測算法獲得圖像的像元級邊界；通過最小二乘擬合算法計算得到光斑圓心位置；利用VHDL語言以及MAX+ plusII軟件完成了系統設計。系統測試和實驗表明：所設計的片上系統具有高精度、高集成度的特點。

CCD； 現場可編程門陣列； 亞像元細分； 邊緣檢測； 片上系統

0 引 言

光電自準直儀被廣泛應用于角度測量、導軌的平直度和平行度測量、臺面的平整度測量、精密定位、自動角度定位環集成等方面，是機械制造、造船、航空航天、計量測試、科學研究等部門必備的常規測量儀器。特別是在精密、超精密定位方面，有著不可替代的作用。

如今，對光學自準直系統的動態測試性能要求越來越高，尤其是響應速度和精度等，是衡量整套系統性能高低的最重要的指標。與此同時，為適應不同使用環境的需求，光學自準直儀系統也必然要向高集成度和小尺寸化方向發展[1]。

本文提出了一種基于現場可編程門陣列(FPGA)的自準直測角系統，使用VHDL語言對系統硬件進行了行為描述，針對Altera公司Cyclone II系列的可編程邏輯器件EP2C70進行綜合、優化、編程。在一片FPGA上得以實現了CCD時序驅動、光積分時間自動調節、亞像元邊緣檢測以及光斑圓心擬合算法等功能，為CCD自準直測量系統提供高速、精確以及并行處理數據的能力。在此基礎上，使自準直系統具有高速、高集成、高精度，高可靠性等特點。

1 CCD光電自準直測量原理

沿自準直光學系統主光軸出射的平行光經平面鏡反射后成像于CCD靶面。若平面鏡垂直于主光軸，則反射光線按原路返回，此時CCD靶面上對應的像點圓心標定為系統電零位；當平面反射鏡法線方向與準直光學系統的主光軸所成為θ時，則反射光線經準直物鏡后與主光軸成2θ夾角，該光線在CCD靶面上所成像點中心與系統電零位的偏移量為ΔL，如圖1所示。

圖1 自準直測量原理

根據幾何光學的基本原理可以得出

ΔL=f′tan2θ

(1)

式中f′為準直光學系統的像方焦距，當θ很小時，式(1)

可化簡為

ΔL=2θf′

(2)

此時，像點相對于電零位的偏移量為ΔL，其對應的平面鏡法線與主光軸的夾角θ為

(3)

由此可見，只要精確的提取反射光線像點中心的位置，即可獲得平面鏡法線方向相對與準直光學系統主光軸的夾角。

2 基于FPGA的系統組成與實現

系統采用模塊化設計，設計出一個小型片上系統。整個系統由4個重要模塊組成：光積分時間自適應調節模塊、線陣CCD驅動時序發生器模塊、像素檢測模塊以及圓心擬合算法模塊。

其中，驅動時序發生器控制CCD圖像傳感器的各路時序信號，使之能夠正常工作；光積分時間自適應調節模塊則根據CCD的輸出信號幅值，自動調節時序信號序列；像素檢測模塊和圓心擬合算法模塊對數據進行處理及優化，最終得到符合精度要求的角度數據。系統功能結構如圖2所示。

圖2 系統功能框圖

硬件上，本文使用的FPGA器件EP2C70擁有68 416個邏輯單元，1.1Mbit的嵌入存儲器、支持從4 608～68 416LE的集成度；包含內部嵌入式乘法器，支持DSP運算：先進的I/O，支持PCI,DDR和DDR2等多種接口；全局時鐘管理及嵌入式鎖相環；支持AlteraIPCore及NiosII嵌入式處理器。

2.1 光積分時間自適應調節模塊

為保證自準直角度測量的精度，CCD的輸出信號在不失真的前提下應具有較高的信噪比。而對于光積分時間固定的CCD，光照強度過強可能導致其輸出信號嚴重失真[2]；光照過弱，則輸出信號幅度過小，信噪比較低。本模塊的主要功能是根據CCD輸出信號幅值自動調節光積分時間，并調節驅動時序發生器，使其提供滿足各項時序要求的驅動脈沖序列，從而對輸出信號的信噪比進行優化。

光積分時間的控制是建立在線性范圍內,且光照強度為定值的情況下，CCD光積分時間和輸出信號幅值成正比，這一特性的基礎之上的。當CCD高速工作時，通常入射光強的變化速率相對于CCD的工作頻率可視為較緩慢的連續變化，所以可對這一變化進行積分處理，完成對光積分時間的估算。

CCD所需的各路信號均通過控制光積分時間，對輸入時鐘進行計數、分頻等手段來產生。當系統計數器的值達到光積分時間后，各路信號復位并接收新的積分時間，開始產生新的一幀信號，程序流程圖如圖3所示。

圖3 光積分時間自適應模塊程序流程圖

2.2 CCD驅動時序發生器

本文采用的TCDl501D是一種高靈敏度、低暗電流、內置采樣保持的5 000像元線陣CCD圖像傳感器。其正常工作需要使用6路驅動信號，包括轉移脈沖SH、復位脈沖RS、鉗位脈沖CP、采樣保持脈沖SP及移位脈沖Φ1,Φ2等,在這些驅動信號的驅動下，CCD才能正常工作。

FPGA芯片在外部晶振的作用下，持續穩定的輸出驅動信號，經過電平轉換電路后，送入到TCDl501D的相應接口中。在其正常工作后，系統對其輸出的模擬信號進行A/D轉換，通過FIFO模塊傳送到FPGA中進行存儲和處理。其程序流程圖如圖4所示。

圖4 CCD驅動程序流程圖

轉移脈沖SH的一個周期應自行設定的N個空操作信號，空操作的個數自行設定，由其決定光積分的時間,即CCD輸出信號的大小。周期越長，CCD像元積累電荷越多，信號越強，因此，在照度高時，可以將其周期設置稍短；反之，周期設長[3]。

2.3 像素邊緣檢測

為了進一步提高激光CCD自準直儀的定位精度，兼顧定位算法的實時性，本文采用多項式插值亞像素邊緣定位算法，對圖像邊緣進行快速像素邊緣檢測[4]。

(4)

(5)

令d?(x)/dx=0和d?(y)/dy=0，經推導求得邊緣點(Xi,Yi)的亞像素位置(XJ，YJ)為

(6)

根據誤差理論可得該算法的邊緣定位精度，計算可得X和Y方向上的定位偏差dXJ和dYJ為

(7)

2.4 光斑圓心擬合算法

經過像素邊緣檢測，可以得到位于輪廓上的n個像素點，接下來需要在此基礎上，精確定位出圓心位置。本文采用的光斑圓心算法根據最小二乘原理(殘差平方和最小)，用圓來逼近激光光斑輪廓實現擬合[6]。

圓的方程為

(x+a)2+(y-b)2=r2

(8)

取殘差為

εi=(xi-a)2+(yi-b)2-r2

(9)

式中 i∈E，E為所有邊界像素點的集合；(xi,yi)為圖像邊界像素點坐標。

殘差平方和函數為

(10)

根據最小二乘原理，應有

(11)

整理和消減后可得到參數a，b的表達式，結合公式得到圓參數為

(12)

其中各參數可用下式表示

(13)

這種光斑圓心擬合算法定位精度高、重復性好，而且僅對圓輪廓的邊界點循環一次就可計算出各參量，沒有復雜的方根運算，因此運算速度很快。

3 實驗結果

實驗中，CCD采集到的圓目標圖像和采用邊緣提取算法得到標準圓的邊緣圖像如圖5所示。首先采用像素邊緣檢測算法進行亞像素級定位，然后進行圓輪廓圓心的重復定位，最后得到的計算結果如表1所示。

圖5 標準圖像與經邊緣檢測算法后的理論邊緣圖像

由計算結果可見，本文采用的算法計算簡單，重復性好且定位精度高，對實驗中采集到的圓目標輪廓圓心的重復定位不確定度優于0.13像素，實現了圓輪廓的亞像素級定位。

4 結 論

本文設計的CCD自準直系統的信號處理電路部分，其絕大部分功能都集中在一片FPGA芯片內實現，實現了高集成度的設計初衷。

表1 針對目標圖像的圓心定位結果

序號圓心位置/像素序號圓心位置/像素1(585．31，613．82)6(585．36，613．69)2(585．25，613．85)7(585．26，613．74)3(585．27，613．81)8(585．29，613．78)4(585．33，613．79)9(585．34，613．80)5(585．29，613．73)10 (585．38，613．75)圓心位置不確定度/像素X軸：0．134，Y軸：0．129

[1] 侯伯亨，顧 新.VHDL硬件描述語言與數字邏輯電路設計[M].西安：西安電子科技大學出版社，1999：134-175.

[2] 羅 鈞，萬文通，盧嘉江.光電測量二維微角位移的新方法研究與實現 [J].傳感器與微系統,2008，27(8)：51-53．

[3] 林德輝，謝 楠.基于CPLD的線陣CCD—TCD1501D驅動時序的設計與實現[J].電子技術應用，2013,39(11)：41-43.

[4] 陳 偉，段發階，董宇青.基于DSP+FPGA分層圖像處理技術的智能相機設計[J].傳感器與微系統,2010,29(12):111-113.

[5] 吳曉波.圖像邊緣特征分析[J].光學精密工程，1999，7(1)：59-63.

[6] 李佳列，丁國清.采用CCD的非接觸測量中提高精度的一種方法[J].光學精密工程，2002，10(3)：281-284.

Research on data processing technology based on FPGA for auto collimating system

WANG Ye, ZHOU Zhi-wei, WANG Yuan-wei

(The 49th Research Institute,China Electronics Technology Group Corporation,Harbin 150001,China)

A CCD auto collimation angle measuring system based on field programmable gate array(FPGA)is proposed. In this system,FPGA is used as processor core of system;using self-adaptive module to provide accurate waveform timing for CCD driving generator;edge detection algorithm is utilized to obtain pixel level edge of image;by using the least square fitting algorithm,circle centre position of facula is calculated;system design is completed with VHDL and MAX+ plusII software.System testing and experiment prove that the system has characteristics of high precision and high integration.

CCD； field programmable gate array(FPGA)； sub-pixel subdivision； edge detection； system on chip(SoC)

10.13873/J.1000—9787(2017)02—0046—03

2016—11—28

TP 212

A

1000—9787(2017)02—0046—03