基于FPGA的列車網絡接口單元設計

田地　楊偉

摘要：針對西安地鐵2號線輔助變流器與車輛網絡通信問題，設計了一種基于FPGA的HDLC通訊協議接口。硬件部分包括spantan3系FPGA和RS485電路，軟件部分介紹了使用Verilog HDL語言實現了HDLC協議控制時序的方法，利用FPGA內部生成RAM實現車輛設備與列車網絡之間的數據交換。最終進行裝車調試，結果表明，通信可靠穩定，達到設計要求。

關鍵詞：列車網絡 FPGA HDLC

中圖分類號：TN919 文獻標識碼：A 文章編號：1007-9416（2016）09-0188-01

地鐵車輛在運行過程中，車輛的制動、空調運行模式等信號會通過車輛網絡（ATI）實時傳輸給相應車輛設備，相應的車輛設備也會實時將運行狀態，故障數據等上傳至車輛網絡。高級數據鏈路控制（HDLC）協議，其具有通信速率高、數據傳輸可靠等優點，廣泛應用工業現場總通信領域。利用FPGA實現HDLC協議，開發周期短，易于移植，靈活性強。

1 HDLC協議

HDLC是一個面向比特的數據鏈路層協議。在HDLC協議中，數據被組成一個個單元（稱為幀）通過網絡發送，并有接受方確認接收，HDLC協議也管理數據流和數據發送的間隔時間，幀中包含了控制和響應命令。HDLC支持全雙工傳輸，在同一時刻，數據在兩個方向上傳輸，形成了較高的吞吐率。HDLC適合點對點和點對多點連接。

2 系統硬件

FPGA采用硬件處理技術，可以反復編程，能兼顧速度和靈活性，并能并行處理多路信號，實時性能夠預測和仿真。因此，使用FPGA實現HDLC協議是一種合適的選擇。

列車運行環境中，常會有電氣噪聲干擾傳輸線路，且列車通信節點多，位置分散，通訊距離遠，而RS-485接口采用平衡驅動器和差分接收器的組合，抗共模干擾能力增強，即抗噪聲干擾性好，傳輸節點多，傳輸距離遠，因此物理層選用RS485傳輸。

系統相關硬件結構如圖1所示，主控芯片采用XILINX公司的SPANTAN3系FPGA，通過電平轉換電路、RS485電路與列車網絡相連接，完成數據的交換。

3 FPGA軟件設計

由于本項目中通訊編碼方式為NRZI編碼，故FPGA需要完成數據的編碼與解碼、數據的接收發送、CRC校驗、傳輸錯誤檢測等功能。

軟件主要通過以下模塊完成上述功能：NRZI解碼與編碼模塊、0BIT刪除與插入模塊、CRC校驗模塊、串并轉換模塊、并串轉換模塊、接收RAM與發送RAM、傳輸錯誤檢測模塊、發送控制模塊。具體如圖3所示。

3.1 NRZI解碼與編碼模塊

一般的串行通信總線信號的同步性存在問題，而NRZI（不歸零反向編碼）編碼方式，不需要額外增加時鐘信號線，解決了通信雙方信號同步的問題。本模塊完成串行數據輸入的解碼與數據輸出的編碼。

3.2 幀頭檢測模塊

本項目中HDLC協議規定連續2到15個7E視為一幀數據的開始故在接收數據時檢測到幀頭后才能提取數據。具體的做法為檢測到串行數據中出現7E后，持續檢測，當出現數據不為7E時開始使能下一級處理模塊，進行0BIT刪除、串并轉換、CRC校驗等操作；如圖2所示。

3.3 0BIT刪除與插入模塊

為了保證標志字的獨立性，避免在接受數據中接收到7E（01111110）發送方在發送信息過程中，遇到連續5個1將自動插入一位0，相反，接收方在接收數據時將連續5個1后的0位刪除。保證HDLC協議傳輸的正確性。

3.4 串并轉換模塊與并串模塊

接收過程中經過0BIT刪除后的串行信號是包含真實數據的串行信號，根據傳輸的波特率將串行數據轉換為單字節數據，發送過程中將單字節數據組進行組幀，再依照傳輸波特率按位依次串行發送，經過0BIT插入、NRZI編碼模塊完成數據發送。

3.5 接受RAM與發送RAM

在接收時，將串并轉換過后的數據依次存入接收RAM供后極模塊使用，發送時將設備的狀態量等需要上傳至列車網絡的數據存入發送RAM再經過并串轉換模塊、0BIT插入、數據發送模塊、NRZI編碼模塊依次發送至列車網絡。

3.6 CRC校驗模塊

為了保證傳輸過正中數據的正確性，需要對除標志外的幀數據進行校驗，HDLC協議中采用16位循環校驗碼進行差錯控制。

3.7 發送控制模塊

列車網絡向輔助變流器發送的數據信息包括：SDR信息（一般監視數據）和TDR信息（故障追蹤數據），發送模塊根據接收到信息第一個有用字節區分信息類型（20H代表SDR信息，21H代表TDR信息），并將相應的SD信息（一般監視數據）或TD信息（故障追蹤數據）通過發送模塊上傳至列車網絡。

3.8 錯誤檢測模塊

通訊過程中檢測CRC校驗錯誤、超時錯誤、幀長錯誤，做相應的記錄與告警。

4 結果驗證

本項已經應用于西安地鐵2號線增購車輔助變流器單元中，運行穩定良好，采集波形如圖3所示。當列車網絡發出SDR信息或者TDR信息后，設備會回復相應的SD信息或TD信息，響應速度為288us。經過長時間通信測試，通信狀態穩定，相應及時，達到設計要求。

5 結語

本文以西安地鐵2號線輔助變流器自主化項目為依托，設計了基于FPGA的HDLC通信接口方案，闡述了該方案優勢，并給出了FPGA通信模塊的詳細設計過程。經過裝車運行，通信數據正確、穩定、響應速度快。驗證了該方案的正確性，達到設計要求。

參考文獻

[1]李寧.一種動車組用HDLC總線裝置的研制與應用[J].計算機光盤軟件與應用，2014（22）.

[2]劉志清.HDLC通道匯聚器設計與驗證[D].西安電子科技大學，2009.

[3]田耕等著.Xilinx ISE Design Suit10.xFPGA開發指南[M].人民郵電出版社，2008.