淺談信號發生器的幾種方法

王志方

北京華龍通科技有限公司

淺談信號發生器的幾種方法

王志方

北京華龍通科技有限公司

電子系統的本質就是信號的傳輸，信號源的重要性不言而喻，電子設備的發展歷程也就是信號發生器不斷推陳出新的過程。每一臺電子設備里都有多個信號發生器，但其工作原理卻不盡相同，其輸出的信號也是各種各樣，本文介紹了八種信號發生器的原理及設計方法，包含了模擬、數字、單片機、DSP、FPGA等多種電路，并指出了其優缺點。

1、模擬信號發生器

傳統的模擬信號發生器一般是先產生預定頻率的正弦波信號，再通過電壓比較器變換產生方波，最后經積分器產生三角波。這種信號發生器電路結構簡單、容易實現、價格低廉、應用廣泛，但是這種電路穩定度不高，不適合用于頻率精度要求較高的場合。

晶體正弦信號發生器是利用石英晶體的壓電效應來產生所需的頻率，具有很高的頻率穩定度，而且受溫漂系數影響小。但是它的輸出頻率取決于石英晶體的諧振頻率，晶體一旦切割完畢，頻率也就固定了。一般多用于電路系統中固定的時鐘源，常見于單片機時鐘和實時時鐘。在需要改變晶體正弦信號產生器的工作頻率時，相應的晶體必須要被更換，因此不適合用于輸出頻率時刻變化的場合。

以上兩種方案的弊端比較明顯：輸出波形單一，功能擴展很弱；波形精度低，受元件離散參數影響大；不具備良好的人機交互接口，操作復雜。

2、鎖相環頻率合成器

鎖相頻率環合成技術也叫間接式頻率合成，它主要是將含有噪聲的振蕩器放在鎖相環路內，使它的相位鎖定在希望的信號上，從而使振蕩器本身的噪聲被抑制，使它的輸出頻譜大大提純。鎖相環頻率合成技術的原理框圖如圖1所示。其工作流程為：晶體參考頻率源提供基準頻率，壓控振蕩器的輸出頻率經分頻器分頻后，送入鑒相器，與基準頻率進行相位比較，從而產生誤差信號，并以此誤差信號來調整壓控振蕩器的輸出。其中環路濾波器起著平滑鑒相器輸出電壓的作用，它能濾掉高頻部分和噪聲，從而增加系統的穩定性。

圖1　

鎖相環是一種閉環反饋系統，通過對輸入信號頻率的分頻倍頻操作實現輸出信號頻率的轉換。一般多用于輸出頻率固定的場合，如處理器系統時鐘的倍頻，它最大的優勢是可以產生遠高于輸入頻率的輸出頻率。但是這種頻率合成器的電路結構相對復雜，不適合用于頻率變化范圍大且連續線性調節的場合。

3、微控制器加數模轉換器

通過微控制器加數模轉換器來產生波形信號。這種方式不僅能得到常規波形，還可以產生任意波形。對需要輸出的模擬波形的幅度值進行采樣量化存儲到波形數據表中，工作時由微控制器讀取波形數據并發往數模轉換器就能將數字幅度值恢復成所需的模擬信號波形。但這種方法信號輸出的頻率和精度較晶體信號發生器要低，頻率調整的步進精度也較低。

這種方案由于受限于自身的架構和工作模式，輸出信號的最高頻率受CPU主頻限值比較嚴，頻率調整的步進精度也比較低，所以在對輸出頻率精度有要求的場合較少被采用。

4、直接數字頻率合成器

“直接數字合成技術”簡稱（DDS）是從相位概念出發直接合成所需波形的一種頻率合成技術，通過對相位累加器的相位字不斷累加，對輸入頻率字進行連續變換，以達到任意頻率輸出的目的。DDS在相位連續性、信號帶寬、高分辨率、頻率轉換時間、功能擴展及穩定性等一系列性能指標方面遠遠突破了傳統頻率合成技術所能達到的極限，為系統提供了優于傳統方式信號發生器的性能。

除了D/A變換器以外，DDS技術采用全數字化結構，主要包括四個部分，參考時鐘、相位累加器、波形存儲器、模數轉換器。各結構之間的關系如圖2所示。

圖2　

DDS有一個高穩定度和準確度的參考時鐘源，通過精密的相位累加器和數字信號處理，通過高速D/A變換器產生所需的數字波形（通常是正弦波形），這個數字波形經過一個模擬濾波器后，得到最終的模擬信號波形。

與其他頻率合成方法相比較，直接數字頻率合成技術的主要優點是易于程控，相位連續，輸出頻率穩定度高，分辨率高。其頻率分辨率可以達到10-3Hz，甚至更低，而且頻率轉換速度快，可小于100ns，其相位噪聲主要決定于參考時鐘振蕩器。除此之外，由于DDS技術是利用查表法來產生波形的，所以它更能夠適用于任意波形發生器。

DDS芯片的優點主要有∶輸出信號的帶寬較寬，理論輸出信號的帶寬為50%的系統采樣時鐘；頻率轉換時間極短；頻率分辨率髙；可輸出任意波形。

但其最大缺點是輸出信號的占空比不可調，如果要實現占空比可調還需外接積分電路和高速比較器。

5、“DDS加CPLD”設計方案

為了補充DDS不能調節輸出信號的占空比的缺陷，可以增加外部電路來實現此功能，原理框圖如圖3。

圖3　

DSP控制專用DDS芯片，而且高速的數據處理速度可以滿足信號實時產生的要求，并配合CPLD讀取SDRAM中信號樣本點產生DDS芯片不能產生的如非周期信號等任意波形信號。其中，SDRAM器件存儲容量大，存貯產生如三角波和非周期信號這類頻譜分量豐富的信號時所需周期內的樣本點。

CPLD存取波形數據部分是產生非周期信號的關鍵，它利用DDS所提供的高精確度的方波時鐘，與DSP控制部分通信，也可產生頻率分辨率很高的信號。此外，CPLD還控制信號選通開關，讓相應的信號進入濾波器，并且控制能夠使信號幅度調節的電位器，為用戶得到需要的波形。

這種方法可以滿足所需波形的技術要求，但是電路復雜，成本較高。

6、“FPGA”設計方案

整個系統由FPGA、高速DAC和濾波器構成，原理框圖如圖4所示，FPGA產生DDS波形電路、PLL模塊及FPGA接口模塊。FPGA模塊由PLL模塊、累加器、ROM查找表、完成與外部接口的通信。

圖4　

這種方法可以輸出波形的帶寬較寬，電路結構簡單，缺點是不能調節占空比。

7、“PWM輸出”設計方案

脈寬調制（PWM）是利用微處理器的數字輸出來對模擬電路進行控制的一種非常有效的技術，PWM是一種對模擬信號電平進行數字編碼的方法。PWM信號仍然是數字的，所以抗干擾能力很強。理論上只要采樣頻率足夠高，任何模擬值都可以使用PWM進行編碼。達到穩定輸出電壓的目的。

PWM本質上是一種對模擬信號電平進行數字編碼的方法，理論上講就是電壓或電流源以一種通（ON）或斷（OFF）的重復脈沖序列被加到模擬負載上。要想達到這樣一種脈寬調制效果，需要對模擬電壓和電流直接控制。傳統的模擬控制方式雖然直觀而簡單的，但是并不可靠，為了解決問題就要增加很多的電路，使得電路變得復雜并且昂貴。而通過數字方式來控制模擬電路可以大幅度降低系統的成本和功耗，包括了占空比自小到大和自大到校的順序及倒序可調，其調節范圍廣，操作簡便，各元器件間的干擾較小，對模擬電路的控制十分有效。

8、“函數信號發生器”設計方案

能夠產生多種波形，如鋸齒波、三角波、矩形波（含方波）、正弦波的電路被稱為函數信號發生器。以MAX038為例，MAX038是一種高頻、高精度的函數發生器芯片，利用內部2.5V電壓作參考配以外部的電阻及電容就可產生0.1Hz～20MHz的多種波形，如三角波、鋸齒波、正弦波、方波及脈沖波，且可獨立調節波形頻率和占空比，占空比可調節范圍為15%～85%。而且由于在芯片內采用多路選擇器，使得輸出波形可通過編程從同一個引腳輸出，使用更為方便。但是，這種設計也還存在細調頻率范圍大，需要采用高分辨率的DAC才能實現高精密的頻率輸出等缺點。

下面簡單介紹一下MAX038的用法：

通過CPU對電容的選擇來控制輸出頻段；DAC1控制引腳輸入電流來對頻率進行粗調，DAC2控制引腳的輸入電壓對頻率細調；CDAC3控制引腳的輸入電壓實現對輸出波形占空比變化的控制，原理框圖如圖5：

圖5　

使用這種方法可以實現三角波、鋸齒波、正弦波、方波及脈沖波，且可獨立調節波形頻率和占空比。

［1］王雪嬌.淺談利用單片機設計PWM脈沖信號發生器.中國科技教育，2013

［2］黃春平.直接數字頻率合成信號發生器的設計.壓電與聲光，2011

［3］鄭宏軍.新型高性能的高頻信號發生器.器件與電路，2001

［4］王佳榮.基于DDS技術的信號發生器設計.吉林大學，2015

［5］鄭威.基于MAX038和單片機的高頻精密函數信號發生器，2010

王志方，工程師，中級職稱。