基于Multisim仿真軟件的組合邏輯電路的設計

李桃

（山西工商學院計算機信息工程學院，山西太原030006）

基于Multisim仿真軟件的組合邏輯電路的設計

李桃

（山西工商學院計算機信息工程學院，山西太原030006）

組合邏輯電路的設計是數字電子技術中的重要內容，很多研究只介紹采用分立元件、門電路等設計組合邏輯電路。通過結合教學經驗和實踐經驗，在此研究的基礎上，提出了用中規模集成電路設計三人表決的原理電路，對幾種設計方法進行比較，并且分別采用Multism仿真軟件驗證邏輯電路。學生通過設計過程不僅可以進一步理解基本理論知識，還能提高分析問題、解決問題的能力，提高創新實踐能力。

組合邏輯電路；三人表決器；譯碼器；數據選擇器

引言

隨著計算機科學與通信技術水平突飛猛進的發展，當今社會已進入到了數字化時代，在生活生產等領域數字技術的影響無處不在，而數字技術是建立在數字信號與數字電路基礎上的。數字信號是指在時間上、數值上都是離散的信號，該信號常用抽象出來的1和0表示，對于數字信號1和0，可以用開關的斷開和閉合表示，也可用電位的高和低表示［1］。數字電路是用來處理數字信號的電子線路，進行數字信號的產生、變換、傳輸、寄存和控制等，結構簡單、工作速度快、精度快、功能強、可靠性好、功耗小，便于集成化和系列化，使用方便。數字電子技術主要研究各種邏輯門電路、中小規模集成器件的功能及應用，組合邏輯電路和時序電路的分析和設計、集成芯片各腳功能。

數字電路涉及的元器件種類很多，功能各不相同，對于某種功能電路的設計方法不唯一，學生要根據題目要求、實驗室條件，選擇合適的元器件，設計出最合理、最簡單的數字電路。數字電子技術實訓課的目的就是讓學生通過操作進一步加深理解基本理論知識，學會如何選擇器件，設計出滿足功能要求的邏輯電路，提高學生分析問題、解決問題的能力。

1 組合邏輯的設計

《組合邏輯電路的設計》是數字電子技術課程的重要組成部分，通過組合邏輯電路設計的學習，學生要掌握學習組合邏輯電路的設計方法，會通過仿真軟件實現所設計電路功能的驗證。

所謂組合邏輯電路的設計就是根據實際工程的邏輯功能要求，設計出實現該要求的邏輯電路［2］。一般組合邏輯電路的設計步驟如下：

1）分析實際工程要求，設定輸入、輸出變量，進行邏輯賦值。

在實際中，先將實際工程進行邏輯抽象，一般把事件的起因作為輸入變量，事件的結果作為輸出變量，然后將二進制中0和1兩種狀態進行邏輯賦值，此為組合邏輯電路設計最關鍵一步。

2）根據邏輯功能要求列出真值表。

3）根據真值表寫出邏輯表達式。

根據真值表寫出邏輯表達式的方法是：觀察真值表，輸出函數值為1則對應一項乘積項，此乘積項對應的輸入變量取值為1時取原變量，輸入變量取值為0時取反變量，寫出該乘積項。把所有輸出函數值為1的乘積項相加，即可得到函數邏輯表達式。

4）選擇器件，適當化簡邏輯表達式。

5）畫出邏輯電路圖。

組合邏輯電路設計步驟如圖1所示。

圖1 組合邏輯電路設計步驟圖

2 組合邏輯電路設計的應用——三人表決器的設計

三人表決器設計是典型的組合邏輯電路的設計。最近幾年，國內的選秀節目層出不窮，從“中國達人秀”、“笑傲江湖”到“出彩中國人”，這些選秀節目具有共同的特點，即當選手表演完后，三個評委要對選手的表演進行表決，做出決議。每個評委同意選手的表演，就給出決議“YES”，反之給出“NO”，當有兩個或兩個以上的評委均給出意見“YES”，選手成功晉級。為此，三人表決器的設計即可解決評委表決的問題，設計過程如下：

1）根據題意邏輯抽象，三個評委的意見作為輸入變量，選手是否晉級作為輸出變量。設A，B，C為3個評委，經過邏輯賦值，同意用1表示，不同意用0表示；

2）真值表見表1。

表1 三人表決器真值表

（3）由真值表寫邏輯表達式：

（4）化簡變換：

（5）畫出邏輯圖，如圖2所示：

圖2 三人表決器邏輯電路圖

3 Multisim 10仿真軟件驗證電路

Multisim10是電路仿真軟件和電路分析軟件，專用于原理圖捕獲、交互式仿真、電路板設計和集成測試［3］。三人表決器電路仿真結果如圖3所示。

圖3 三人表決器電路仿真圖

4 用中規模集成電路設計

在數字電子技術中，組合邏輯電路的設計方法有多種。常用的中規模集成電路有編碼器、譯碼器、加法器、數據選擇器等［4］，用這些器件可以簡單方便地設計出所需要功能的電路。

4.1 用譯碼器設計三人表決器

譯碼器是“翻譯”二進制代碼的邏輯電路，它可輸入n位二進制代碼，有個輸出信號。74LS138是一種常用的二進制譯碼器。有3個輸入端A、B、C接受二進制編碼，輸出端Y0～Y7共8條譯碼輸出線。三人表決器有3個輸入變量，74LS138即可以實現該功能。所以74ls138譯碼器的輸出過程中，電路的輸出端除了需要譯碼器外，還需要一個四輸入的與非門，這里采用74ls20與非門。Multisim電路仿真結果如下頁圖4所示。

圖4 基于74ls138譯碼器的邏輯電路圖

4.2 用數據選擇器設計三人表決器

數據選擇器的基本邏輯功能是：在n個選擇信號控制下，可以從各輸入數據中選擇一個作為輸出。74ls151是8選1數據選擇器，輸入變量A，B，C作為數據選擇器的地址輸入端，輸出變量Y作為數據選擇器的輸出端。所以對于邏輯表達式中出現最小項的對應數據輸入端接1，沒有出現最小項對應數據輸入端接0，即D3=D5=D6=D7=1，D0=D1=D2=D4=0。Multisim電路仿真結果如圖5。

圖5 基于74ls151數據選擇器的邏輯電路圖

上述三種方法均可以設計三人表決器，利用門電路設計的方法電路形式復雜，設計靈活，但是需要的芯片的個數多，可靠性低，電路成本低。利用中規模集成電路的方法設計所需要芯片少，成本低，體積小，可靠性高。

5 結語

組合邏輯電路在數字電子技術中的應用廣泛，文中先介紹了組合邏輯電路設計的步驟，然后以三人表決器遵循少數服從多數原則為例，分別用集成與非門74LS00，74ls10中規模組合邏輯器件74LS138譯碼器、數據選擇器74LS151設計了三人表決器。對于每種設計方法，均采用Multisim軟件為電路的設計進行仿真驗證，為結果的得出提供了強有力的證據和虛擬平臺。

［1］陳潔，陳宇寧.組合邏輯電路的設計與仿真［J］.信息科技及現代服務，2006（8）:182-183.

［2］李小珉.電子技術基礎［M］.北京:電子工業出版社，2013.

［3］丁業兵.基于Multisim的組合邏輯電路設計與仿真［J］.價值工程，2013（5）:63-64.

［4］李飛.數字電子技術基礎［M］.北京:清華大學出版社，2011.

（編輯：賈娟）

Design Multisim Simulation Software Basedon Combinational Logic Circuit

Li Tao
（Shanxi Institute of Business and Computer Information Engineering College，Taiyuan Shanxi030006）

The design of combinational logic circuits is an important part of the digital electronic technology.Many researches are based on the design of combinational logic circuits，such as discrete components，gate circuits and so on.In this paper，the author also puts forward the medium scale integrated circuit design principle of three voting circuit，carries on the comparison to several design methods，and respectively by using Multism simulation software validation logic circuit based on his experience of teaching and the basis of this research.Students can not only understand the basic theoretical knowledge through the design process，but also improve the ability to analyze and solve problems，improve the ability of innovation and practice.

combinational logic circuit；three people vote；decoder；data selector

10.16525/j.cnki.14-1362/n.2016.14.41

TP391

A

2095-0748（2016）14-0087-04

2016-06-06

李桃（1985—），女，山西永和縣人，助教，研究方向：電子與通信工程。