低功耗電流模互連電路的快速優化設計方法

王新勝, 胡詣哲,2

(1.哈爾濱工業大學(威海) 信息與電氣工程學院, 264209 山東 威海； 2.都柏林大學 電氣與電子工程學院, D04 V1W8愛爾蘭 都柏林)

?

低功耗電流模互連電路的快速優化設計方法

王新勝1, 胡詣哲1,2

(1.哈爾濱工業大學(威海) 信息與電氣工程學院, 264209 山東 威海； 2.都柏林大學 電氣與電子工程學院, D04 V1W8愛爾蘭 都柏林)

摘要:為對低功耗電流模互連電路進行快速優化，提出了一種“自頂向下”的動態驅動電流模互連電路的快速優化設計方法. 方法首先對動態驅動電流模電路進行行為級建模，并采用MATLAB對數據進行處理優化電路功耗，確定出最優的電流源電流大小. 然后利用“2ID/gm”方法，快速而準確地確定出相應MOS管尺寸. 同時，也對“2ID/gm”的模擬集成電路設計方法，進行了較為詳細的理論分析. 仿真結果表明:使用該方法確定出的MOS管尺寸得到的性能十分接近設計指標，只需通過少量修改便可完成設計. 該方法大大提高了設計效率.

關鍵詞:電流模；互連線；數字電路；2ID/gm設計方法；功耗優化

隨著CMOS工藝進入深亞微米時代，大型數字邏輯模塊間的互連線連接變得日益復雜. 超長互連線不可避免地出現在片上系統及多核處理器等復雜的數字系統中[1-4]. 但是，超長互連線引入的大量寄生參數嚴重阻礙了數字系統的速度和功耗. 所以，如何解決信號在長互連線上快速且低功耗的傳遞成為設計高速數字集成電路的關鍵. 傳統在互連線上等間距插入緩沖器的做法，在高速電路中將增加大量功耗，已經不再適用. 電流模互連電路作為解決互連線上信號傳遞問題最有潛力的解決方案之一已經被廣泛研究. 文獻[1-2]中提出了電容耦合驅動器的電流模式電路. 在90 nm工藝，驅動10 mm長互連線的測試中，該方法與插入緩沖器的方法相比獲得了85%的功耗性能提升. 文獻[3-9]則提出了動態電流源結構(dynamic overdriving)，這種結構具有兩套開關電流源：強驅動電流源和弱驅動電流源，較好地兼顧了速度和功耗性能的矛盾.

電流模互連電路的設計屬于模擬電路設計范疇，但是由于短溝道效應，如：縱向電場導致的遷移率退化，水平電場導致的速度飽和效應，平方律對于深亞微米的CMOS電路中MOSFETs的尺寸確定已經不再適用. 1996年，F. Silveira等[10]提出了一種新的電路設計方法—基于gm/ID的設計方法學. 這種方法提出了一種新的特征參數，即電流效率gm/ID，用以表征單位電流強度的跨導. 通過仿真單個管子基于此參數(gm/ID)的單位寬度的電流強度(ID/W)，制成設計表格，通過查表的方式來得到管子的寬W. 這種設計方式的準確性較高，因為各種短溝道效應已經通過仿真被包含進了設計表格中. D. Foty在F. Silveira的研究基礎上，用gm/ID的方法重新闡述了深亞微米時代MOS管的種種短溝道效應[11]. B. E. Boser[12]提出用設計參數2ID/gm，代替gm/ID，使得該方法和傳統的基于過驅動電壓的設計能夠很好結合，因為在長溝道條件下的飽和區管子2ID/gm就是過驅動電壓. P. Jespers系統的總結了gm/ID的設計理論，認為這是在深亞微米工藝下一種確定管子尺寸的優良工具[13]. Stanford的Boris Murmann等[14]提出了用5種特征參數gm/ID，gm/gds，gm/cgs，cgd/cgs, cdb/cgs，來描述一個管子，其中cgd/cgs和cdb/cgs可以用來預測管子的寄生電容特性.

本文提出一種模擬電路快速設計方法并應用于文獻[15]提出的電流模式互連電路的設計中，其首先基于MATLAB對電流模電路建模找到優化的功耗設計指標，然后運用2ID/gm方法快速確定電流模電路中MOS管的尺寸. 這一套方法，亦可應用在其他深亞微米模擬集成電路的設計中. 接下本文介紹了應用于電流模電路的2ID/gm方法的設計流程；并將該方法應用到電流模電路的設計中，證明此方法的有效性.

12ID/gm的設計流程

本節系統介紹應用在電流模式互連電路設計中的2ID/gm方法. 由于電流模式互連電路設計不需要估算Cgd和Cdb，對MOS管的本征增益也沒有要求，故本文不對電容系數Cgd/Cgs，Cdb/Cgs以及MOS管本征增益gm/gds說明，只研討和電流模電路設計相關的“類過驅動電壓”2ID/gm和速度效率指標fT*gm/ID. 由此，歸納出應用在電流模式互連電路設計中的2ID/gm方法.

1.1短溝道MOS管的類過驅動電壓V*

長溝道模擬集成電路設計中，常常關心一個MOS管的3個指標：跨導gm，源極電流ID，以及過驅動電壓VGS-VTH. 對于飽和區的MOS管他們之間的關系可寫為

(1)

根據電路頻率響應，功耗等指標，確定出上述3個指標的任意兩個，便可依據MOS管平方律推算出MOS管的寬長比，即

(2)

但是在深亞微米工藝中，由于MOS管內橫向電場導致的速度飽和效應和縱向電場導致的遷移率退化效應，遷移率μ的大小是不固定的，它與溝道長度L和過驅動電壓VGS-VTH都有關. 所以，深亞微米工藝下，MOS管的平方律已經失效了. 但是，可以沿用式(1)的定義，得到一個新的物理量：類過驅動電壓，計算公式為

(3)

用以表征MOS管產生每單位跨導所需的直流的大小. 原來在設計MOS管時，挑選過驅動電壓的大小，現在變為挑選類過驅動電壓的大小. 過驅動電壓VGS-VTH和類過驅動電壓V*，正相關但并不相等，如圖1、2所示. 對式(3)變形，得

(4)

兩邊同時除以W得到，某一V*和L下每單位寬度電流為

(5)

其中gm/W與MOS管的長度L和過驅動電壓VGS-VTH(或類過驅動電壓V*)相關，與MOS管寬度無關. 即選定MOS管L和類過驅動電壓后，有唯一的每單位寬度電流I*與之對應.

好在姚琳琳夫妻也沒有異議，只是包東坡非要張羅著去唱歌，老婆也有些心活，還試探著詢問我的意見。我幾乎連想都沒想便一口否決了，也沒聽清別人說什么，拉著老婆的手走出餐館，便鉆進了停在門前一輛出租車上。

將NMOS接成二極管接法，如圖1所示，掃VGS電壓，在不同直流工作點下，讓SPICE分別計算2ID/gm(V*)和ID/W(I*)，得到圖2類過驅動電壓V*與過驅動電壓的關系，以及圖3每單位寬度電流I*與類過驅動電壓V*的關系. 由圖2可以觀察到類過驅動電壓正相關于過驅動電壓.

圖1　電流效率gm/ID仿真電路

假設根據頻率響應的需求計算出MOS管所需的gm，再挑選相應的V*，由式(4)計算得到ID. 接著，通過查找圖3得到該V*對應的I*，根據W=ID/I*，即可得到MOS管的寬度W. 或者，直接由功耗或者別的約束條件確定ID，挑選V*，查找圖3得到對應的I*，根據W=ID/I*即可得到MOS管的寬度W. 由于圖3中的曲線，是由SPICE模型仿真得到，已包含了各種短溝道效應，所以這種模擬電路設計方法，能非常準確得到MOS管設計尺寸的初值.

圖2　過驅動電壓與類過驅動電壓V*的關系

圖3　類過驅動電壓V*與每單位寬度電流I*的關系

1.2速度效率指標fT*gm/ID

在1.1節中，引入了基于類過驅動電壓確定MOS管參數的方法. 由于類過驅動電壓正相關于過驅動電壓(見圖3). 所以，大的類過驅動電壓將提高MOS管的特征頻率fT, 但同時也會增加功耗(對于產生同樣的gm來說，大的V*，將要求大的ID). 為此，本文引入一個描述參數速度效率指標fT*gm/ID. 其中，特征頻率fT正相關于V*，而電流效率gm/ID負相關于V*. 圖4描述了類過驅動電壓與速度效率指標的SPICE仿真結果. 由圖4可知，MOS管的類過驅動電壓V*=0.2 V時，能兼顧速度和功耗特性.

圖4　V*與速度效率指標的關系

2基于2ID/gm方法的電流模式互連電路優化設計與分析

2.1電路功能描述

圖5給出了動態電流模式互連電路結構圖[15]，其由發射器由弱驅動器(weak driver)，強驅動器(strong driver)，數字控制部分(digital control)，以及偏置電路組成，用于將電壓信號轉換為電流信號注入到長互連線中. 接收器由電流電壓轉換器IVC，反相器放大器IA，反相器組成，用于將電流信號恢復成電壓信號. 它的等效電路如圖6所示[15]，偏置電路用于產生一個參考電流Iref，其鏡像產生強驅動電流Ipeak和弱驅動電流Istatic.

圖5　動態強驅動電流源結構的電流模互聯電路

圖6　電流模互聯電路等效電路

圖7　當輸入信號為周期性的方波時該電流模電路各點波形2.2　基于Matlab電流模式互連電路本征最低功耗優化設計及分析

電流模電路整體的平均功耗主要與Ipeak，Istatic和td有關. 在滿足傳遞時間的要求下，它們的不同取值產生的功耗也不一樣.

對k和td在一定范圍內掃描，在每一對k和td的取值下，進行瞬態仿真，然后讓仿真器測量信號的傳遞時間tp和平均功耗. 最后用MATLAB作出tp對k和td，以及平均功耗對k和td的三維圖，如圖8、9所示. 圖8顯示，對于相同的強驅動電流作用時間td來說，k越大則tp越小. 和前面分析一樣，圖9顯示平均功耗是一個凹面圖，有功耗最低點. 對于相同td來說，k越大，強驅動電流越大，功耗越大. 但是如果k過小時，強驅動作用不明顯，接收器各部分充放電時間過長，接收器將消耗大量能量，使得電路整體平均功耗依然上升. 圖8、9可用作動態驅動電流源電流模電路設計指導用表. 先在圖8中找到滿足信號傳遞時間tp的k和td的范圍，再在圖9中找到使功耗最低的k和td的取值后求交集. 當k=100，td=0.28 ns時，tp=0.57 ns最低平均功耗為112 μW. 上述結果為該電流模電路本征最低平均功耗.

圖8　信號傳遞時間tp與k和td的關系

圖9　平均功耗與k和td的關系

(6)

(7)

(8)

(9)

開關管M2, M3, M6, M7的寬度可在M1, M4, M5, M8基礎上，按一定比例縮小，保證開關管導通時，電流源管M1, M4, M5, M8工作在飽和區. 較小尺寸的驅動管，其自身的寄生電容也較小，有利于節省功耗.

圖10為實際瞬態仿真結果：a)發射器的輸出電流，弱驅動電流為6.5 μA, 和計算值6.34 μA非常接近；強驅動電流，與計算值也非常接近，這充分證明了采用2ID/gm方法的優越性；b)接收器的輸入電壓VT,其中ΔV=60 mV滿足設計要求；c)顯示了輸入信號和輸出信號的傳遞延時tp約為0.6 ns，接近設計指標0.57 ns. 實際仿真測量功耗為121 μW，功耗增加部分主要是偏置電路的功耗.

2.3給定工作頻率條件下基于MATLAB的功耗優化設計與分析

在2.2節的優化設計中，定義出了最小的弱驅動電流Istatic=6.34 μA，在輸入信號頻率低于40 MHz(周期25 ns)時，隨著工作頻率升高，這樣低的弱驅動電流便不能使得在半周期內，VT從870 mV升到930 mV或從930 mV降低到870 mV. 于是，在已知信號輸入頻率范圍內，確定最小的Istatic，需要采用新的方法. 文獻[15]中用的測試信號是由環形振蕩器產生的320 MHz周期性方波，用以模擬0.64 Gbps的數據率. 本文在這一節中也令輸入信號為320 MHz的周期性方波，在此基礎上進行功耗優化設計分析. 為了確定出在320 MHz工作頻率下的最小Istatic，將對圖5重新建模. 發射器部分先讓強驅動器停止工作，只保留弱驅動器. 接收器部分的電流電壓轉換器，用0.9 V的直流電源加上電阻RT=30mV/Istatic. 在一定范圍內慢慢增加Istatic觀察輸出波形，直到在半個周期1/640 MHz內，Istatic能使得VT從870 mV升到930 mV,以及從930 mV降低到870 mV.

(a)發射器的輸出電流Iin

(b)接收器的輸入電壓VT

(c)輸入電壓與輸出電壓

圖11給出當Istatic增大到300 μA時，接收器的輸入電壓擺幅能在1/640 MHz時間內變化60 mV. 此時信號傳遞時間tp約為1 ns，滿足時序要求. 確定出工作頻率在320 MHz下所需的最小Istatic后，接著需要確定出最好的k和td值，以便在滿足tp的要求下，功耗最小. 同樣，將在一定范圍內掃描k和td，作出tp與k和td以及能量每位(energy per bit)與k和td的關系，如圖12、13所示(采用的描述功耗的指標是能量每位(energy per bit)，它等于功耗除以數據率0.64 Gbps). 由圖12、13可知，td=0.06 ns，k=2時，tp約為0.86 ns，能量每位約為0.70 pJ.

圖11輸入為320 MHz的弱驅動電流時，接收器的電壓波形

圖12　工作頻率為320 MHz時，tp與k和td的關系

圖13　工作頻率320 MHz時，消耗能量與k和td的關系

基于2ID/gm的方法求的相應MOS管寬度W為

圖14(a)是使用2ID/gm方法計算MOS管尺寸得到的仿真結果. 其中Istatic的大小，非常接近設計指標，但是Ipeak有一定偏離，這主要是由于強驅動電流開啟時間短，強驅動電流達到設計值需要時間. 圖14(b)顯示了接收器端的輸入波形，由于強驅動電流的作用，與圖11相比，波形上升速度更快. 圖14(c)顯示了輸入信號和輸出信號對比. 經測試，該電路的信號傳遞時間約為0.79 ns，能量每位約為0.72 pJ.

由仿真結果可知，先對電流模電路采用行為級建模，確定出最優的td，Ipeak，Istatic的值，再用2ID/gm的方法確定出具體MOS管的尺寸，與設計指標十分相近. 因此，這種自頂向下設計方法，能夠非常迅速地完成電流模電路設計，并且可用于其他模擬集成電路的快速設計中.

(a)發射器的輸出電流Iin

(b)接收器的輸入電壓VT

(c)輸入電壓與輸出電壓

3結論

1)針對動態驅動電流模電路提出了一種新的自頂向下的功耗優化設計方法. 通過MATLAB對仿真數據進行處理，找到所需的最優電流大小. 基于2ID/gm確定動態驅動的電流模電路中所有MOS管的尺寸.

2)通過對動態驅動電流模電路的本征功耗優化和固定工作頻率下的功耗優化設計和仿真分析，結果表明，該方法確定的MOS管仿真初值非常接近設計指標，大大提高了設計效率. 這種自頂向下的設計方法也能有效地用于其他模擬集成電路的快速設計中.

參考文獻

[1] SEO S J, HO R, LEXAU J, et al. High-bandwidth and low-energy on-chip signaling with adaptive pre-emphasis in 90nm CMOS [C]// IEEE ISSCC Dig Tech Papers. San Francisco: IEEE, 2010.[2] MENSINK E, SHINKEL D, KLUMPERINK E A M, et al. Power efficient gigabit communication capacitively driven RC-limited on-chip interconnects [J]. IEEE J Solid-State Circuits, 2010, 45(2): 447-457.

[3]DAVE M, SHOJAEI M,SHARMA D. Energy-efficient current-mode signaling scheme for on-chip interconnects[C]// Asian Solid-State Conf. Beijing: IEEE, 2010.

[4] DAVE M, JAIN M, BAGHINI M S, et al. A variation tolerant current-mode signaling scheme for on-chip interconnects[J]. IEEE Trans Very Large Scale Inter(VLSI) Syst, 2013, 21(2): 342-353.

[5] KATOCH A, VEENDRICK H,SEEVINCK E. High speed current-mode signaling circuits for on-chip wires [C]//IEEE Int Symp Circuits Syst. Kobe: IEEE, 2005.

[6] SHINKEL D, MENSINK E, KLUMPERINK E A M, et al. A 3-Gb/s/ch transceiver for 10-mm uninterrupted RC-limited global on-chip interconnects [J]. IEEE J Solid-State Circuits, 2006, 41(1):297-306.

[7] ZHANG L, WILSON J, BASHIRULLAH R, et al. A 32 Gb/s on-chip bus with driver pre-emphasis technique for on-chip buses[C]//Proceeding of Custom Integr Circuits Conf(CICC). San Jose: IEEE, 2006.

[8] TABRIZI M M, MASOUMI N,DEILAMI M M. High speed current-mode signalling for interconnects considering transmission line and crosstalk effects [C]//Proceeding of MWCAS. Montreal: IEEE, 2007.

[9] HO R, ONO T, HOPKINS R D, et al. High speed and low energy capacitively driven on-chip wires [J]. IEEE J Solid-State Circuits, 2008, 43(1):52-60.

[10]SILVEIRA F, FLANDRE D, JESPERS P G A. A gm/IDbased methodology for the design of CMOS analog circuits and its application to the synthesis of a silicon-on insulator micro-power OTA [J]. IEEE J Solid-State Circuits, 1996, 31(9):1314-1319.

[11]FOTY D, BUCHER M, BINKLEY D. Re-interpreting the MOS transistor via the inversion coefficient and the continuum of gms/Id[C]//Proceeding of Int Conf on Electronics, Circuits and Systems. Dubrovnik: IEEE, 2002.

[12]BOSER B E. Analog circuit design with submicron transistors [EB/OL]. (2014-12-20)[2015-03-03]. http://www.ewh.ieee.org/r6/scv/ssc/May1905.htm.

[13]JESPERS P. The gm/IDmethodology a sizing tool for low-voltage analog CMOS circuits[M]. New York:Springer, 2010:74-100.

[14]KONISHI T, INAZU K, LEE J G, et al. Optimization of high-speed and low-power operational transconductance amplifier using gm/IDlookup table methodology[J]. IEICE Trans Electronics, 2011, E94.C(3):334-335.

[15]WANG X, HU Y, HAN L, et al. A low power and variation insensitive current mode signaling scheme [J]. Journal of Circuits Systems and Computers, 2013, 22(8):124.

(編輯魏希柱)

封面圖片說明

封面圖片來自本期論文“混合動力汽車用復合結構電機及其關鍵技術發展”. 圖片是磁場調制型無刷雙轉子電機的2D和3D結構示意圖, 圖中從內到外依次是永磁轉子、調制環轉子和定子. 該電機和傳統永磁電機相結合可形成一種新型的無刷復合結構電機方案,不僅解決了有刷復合結構電機中內轉子繞組發熱嚴重、電刷滑環機構可靠性差、旋轉繞組動平衡難以保證等瓶頸問題，而且具有功率密度高和轉矩波動小的優勢. 此外，通過研究表明：磁場調制型無刷雙轉子電機在功能上可以等效成一個行星齒輪和一個電機. 因此，通過磁場調制型無刷雙轉子電機和傳統電機的合理配合完全可取代日本豐田的Prius混合動力系統，成為純電氣的“Prius”而比它少了一個行星齒輪. 復合結構電機的無刷化是該研究方向的必然發展趨勢，而由磁場調制型無刷雙轉子電機構成的無刷復合結構電機是目前無刷復合結構電機中最具發展潛力和應用前景的方案.

(圖文提供： 鄭萍，白金剛，宋志翌，劉勇. 哈爾濱工業大學電氣工程及自動化學院)

The optimization design method of low power current-mode interconnect circuit based fast approach

WANG Xinsheng1, HU Yizhe1,2

(1.School of Information and Electrical Engineering, Harbin Institute of Technology, Weihai, 264209 Weihai, Shandong, China；2. School of Electrical and Electronic Engineering, University College Dublin, D04 V1W8 Dublin, Ireland)

Abstract:In order to optimize the lower power current-mode signaling (CMS) circuit, we offered a top-down methodology to optimize the power of a dynamic overdriving CMS circuit. First, we molded the CMS scheme using a behavioral model-switched current source, which helps us determine the branch current quickly. Under the help of Matlab, we can determine the optimized branch currents, making the average power of the CMS scheme lowest. To get the accurate dimensions of MOSFETs quickly, a new design method of 2ID/gm methodology is introduced. Moreover the detail analysis shows that the 2ID/gm methodology is both practical and scientific. The simulation results using initial values calculated by this methodology are very close to the specs, demonstrating the top-down methodology improving the design efficiency of the dynamic overdriving CMS-circuit.

Keywords:current-mode; interconnect wire; digital circuit; 2ID/gm methodology; power optimization

中圖分類號:TN492

文獻標志碼:A

文章編號:0367-6234(2016)03-0039-07

通信作者:王新勝，xswang@hit.edu.cn.

作者簡介:王新勝(1978—)，男，博士, 講師.

基金項目:國家自然科學基金(61201307).

收稿日期:2014-10-09.

doi：10.11918/j.issn.0367-6234.2016.03.007