IEEE 1588 精確時鐘同步系統仿真平臺研究與實現

趙勇 高彥杰

【摘要】對IEEE 1588精確時鐘同步協議進行了深入地研究，建立了一個相對完整的時鐘同步仿真平臺，并與IEEE1588硬件系統的同步結果比較，表明該仿真平臺能夠比較準確地反映實際硬件同步系統所取得的時間同步精度，為進一步研究同步精度及收斂時間提供了一個簡單有效的仿真工具。

【關鍵詞】 晶振漂移 IEEE 1588 精確時鐘同步

引言

如今工業控制系統應用越來越多，系統規模越來越大，對于各個子系統間的時間同步精度要求也越來越高。因此高精度的時間同步實現方案成為一大需求。IEEE 1588協議因其能達到微秒級的同步精度而得到越來越廣泛的應用。從IEEE 1588協議提出至今，關于其的研究已有很多，但大都以硬件平臺為主，軟件平臺較少，且一般都是針對協議某一方面的研究，例如Zdenek Chaloupka[1]提出了一種基于時鐘的IEEE 1588協議仿真模型，它僅局限于協議中報文時間戳產生部分。

本文對文獻[1]的工作進行了擴展和完善，建立了一個完整的IEEE 1588時間同步仿真平臺，它完整地反映了協議的同步工作過程，并且將仿真得到的同步精度與硬件平臺的結果做了對比，驗證了仿真平臺的有效性。

一、同步系統分析與建模

基于IEEE 1588協議的時鐘同步系統模型如圖1所示，整個同步系統分為三個主要模塊：主從時鐘晶振模塊、IEEE 1588協議模塊、從時鐘伺服控制模塊。首先由主從時鐘晶振模塊產生相應的主從時鐘頻率；其次IEEE 1588協議模塊根據主從時鐘頻率和協議得到主從時鐘消息交換的四個時間戳；最后從時鐘伺服控制模塊通過利用時間戳計算出主從時鐘偏移，調整從時鐘時間完成與主時鐘的同步。

1.1主從時鐘晶振模塊

本文采用了公認的冪率譜晶振模型[2]。對于一個晶振頻率源，設標稱頻率為f0，瞬時頻率為f，定義瞬時相對頻率偏差（晶振噪聲）為 y （t）：y（t）=（f-f0）/f0，在冪率譜晶振模型中，y（t）的功率譜密度可表示為，

1.2 IEEE 1588協議模塊

IEEE 1588協議框圖如圖3所示。需要注意，該模塊有三個時間參考：主時鐘晶振頻率，從時鐘晶振頻率和理想時鐘頻率，主時鐘以Tpck為周期發送同步報文，Tpck是以主時鐘頻率（fM）為參考的量，相對應的以時鐘頻率（fS）為參考時間量為Δs[n]，和以理想頻率（fR）量為Δs[n]。它們的關系如下：

Ψ[n]表示理想時間量。vM，S[n] 表示經換算得到的相應主從時間量。IEEE 1588協議主從時鐘模型如圖4所示。

1.3從時鐘伺服控制模塊

從時鐘伺服控制系統對協議模塊中的四個時間戳進行計

算得到主從時鐘延遲：dm2s=T1-T2；從主時鐘延遲：ds2m=T3-T4；假設傳播延遲對稱，得到從時鐘偏移量：

將從時鐘偏移量doffset通過PI控制器后對從時鐘進行調整，使其達到與主時鐘同步。

二、仿真平臺驗證

為了檢驗仿真平臺的有效性，將仿真結果與現有公開文獻[3]相比較。其是基于硬件的IEEE 1588時間與頻率同步系統，其主要參數設置如下：主從時鐘晶振為50 MHZ，±50 ppm的晶振；同步周期：125 ms。圖5為收斂后（時間>1000 s）從時鐘誤差曲線doffset及其分布圖。從圖中得出從時鐘最終同步誤差值約為±20 ns，參考文獻[3]中的同步精度約為±33 ns。

通過上面的驗證對比，本軟件仿真平臺能夠比較精確地反映實際硬件同步精度。

三、總結與展望

本文提出了一個相對完整的IEEE 1588時鐘同步仿真平臺，并將其與硬件的同步系統進行對比驗證，結果表明本仿真平臺能夠比較精確地反映實際硬件系統所能夠達到的同步精度，為進一步研究同步精度及收斂時間提供了一個簡單有效的仿真工具。

參 考 文 獻

[1] Zdenek Chaloupka， Nayef Alsindi， James Aweya. Efficient and Precise Simulation Model of Synchronization Clocks in Packet Networks[J]. CAMAD，2013：79-83.

[2]尚紅娟. 時間頻率同步的優化控制方法研究[D]. 西安：西安科技大學，2010.

[3] Sven Meier， Hans Weibel， Karl Weber. IEEE 1588 Syntonization and Synchronization Functions Completely Realized in Hardware[J]. ISPCS，2008.