應(yīng)用于LCOS顯示芯片的MIPI DSI驅(qū)動接口IP設(shè)計

譚振平++黃嵩人

摘要 硅基液晶（Liquid Crystal on Silicon，LCoS）微顯示，它結(jié)合了液晶顯示與CMOS集成電路兩者各自優(yōu)點，廣泛應(yīng)用于各種便攜式移動電子設(shè)備中，是一種極具發(fā)展前途的新型平板顯示技術(shù)。傳統(tǒng)顯示驅(qū)動接口在低功耗、低EMI、高傳輸速率方面難以滿足當前便攜式移動電子設(shè)備的要求，針對上述問題，設(shè)計了一種基于MIPI協(xié)議并且適用于LCOS顯示芯片的視頻顯示接口。

關(guān)鍵詞 LCOS；MIPI協(xié)議：顯示接口

中圖分類號04

文獻標識碼A

文章編號1674-6708（2016）156-0078-02

MIPI-DSI接口以MIPI D-PHY協(xié)議定義的物理傳輸層為基礎(chǔ)，DPHY定義的物理傳輸層最多可支持4個數(shù)據(jù)通道，1個時鐘通道，每個通道在低功耗模式時以1.2V的低速信號傳輸，在高速模式時則采用擺幅為200毫伏的低壓差分信號傳輸，從而相對于現(xiàn)有的設(shè)備表現(xiàn)出更高性能、更低功耗、更低EMI和更少的引腳。LCOS顯示芯片是一種硅基液晶微顯示技術(shù)，常用與便攜式移動電子設(shè)備中，如可穿戴式設(shè)備，要求具有很低的功耗，又要具有較高的顯示分辨率。因此筆者設(shè)計了一種適用于LCOS顯示芯片的MIPI DSI顯示驅(qū)動接口，支持的分辨率為1280*720，幀率60Hz。

1

DSI驅(qū)動接口工作原理與電路構(gòu)架

本文設(shè)計的MIPI-DSI接口具有一個時鐘通道和兩個數(shù)據(jù)通道，時鐘通道支持高速DDR時鐘的接收與恢復，支持超低功耗狀態(tài)（ULPS）；數(shù)據(jù)通道0支持高速數(shù)據(jù)接收和低功耗模式下的雙向傳輸，支持總線競爭檢測；數(shù)據(jù)通道1住處高速數(shù)據(jù)接收及超低功耗模式；單通道數(shù)據(jù)傳輸速率高達800Mbits/s，低功耗模式下數(shù)據(jù)傳輸速率8～IOMbits/s。

1.1

DSI接口工作原理

基于MIPI-DSI協(xié)議的顯示驅(qū)動接口，具備視頻模式和低功耗模式兩種工作狀態(tài)。在視頻模式下，接收主機高速發(fā)送過來的圖像數(shù)據(jù)。并轉(zhuǎn)換成DPI并口格式輸出到LCOS驅(qū)動模塊。在命令模式下，接收主機發(fā)送過來的命令和數(shù)據(jù)，并轉(zhuǎn)換成DBI總線格式輸出到LCOS驅(qū)動模塊。或者讀取LCOS驅(qū)動模塊的狀態(tài)信息和數(shù)據(jù)，并轉(zhuǎn)換成串行信號反向發(fā)送給主機。

數(shù)據(jù)通道0具有高速數(shù)據(jù)接收，以及低功耗下的Escape模式，數(shù)據(jù)通道1具有高速數(shù)據(jù)接收和超低功耗模式，在閑置狀態(tài)時，通道都處于LP-II狀態(tài)。當主機向從機發(fā)送高速接收請求序列LP-II->LPOI->LPOO，從機通過檢測LP-II->LPOI和LPOI->LPOO的變化，使能差分放大電路的中的終端電阻控制信號，打開高速接收，從機開始準備接收主機高速發(fā)送過來的數(shù)據(jù)。當主機向從機發(fā)送Escape模式進入序列LP-II->LP-IO>LPOO>LPOI->LPOO時，從機開始檢測序列，在正確接收到最后的LPOO狀態(tài)后即進入Escape模式，然后等待主機發(fā)送Entry commands。再進行相應(yīng)的操作，退出Escape模式的序列是LP-IO>LP-II。當主機向從機發(fā)送TA （turnaround）請求序列LP-II->LP-IO>LPOO>LP-IO>LPOO時，從機檢測到正確的序列后即將低功耗發(fā)送使能端和線路沖突檢測使能端置1。在序列檢測過程中，當接收到LP-II狀態(tài)時則從機立即終止該模式的進入，使通道處于LP-II狀態(tài)。當接口工作于高速接收模式時，主要負責接收主機發(fā)送過來的圖像數(shù)據(jù)，并對數(shù)據(jù)包進行解碼，將圖像數(shù)據(jù)轉(zhuǎn)換成RGB666、RGB565、RGB888三種格式輸出到LCOS驅(qū)動控制模塊中點亮液晶像素。并生成行同步信號、場同步信號、數(shù)據(jù)有效信號及像素時鐘信號。當接口工作于低功耗接收模式下時，負責接收主機發(fā)送過來的低功耗命令和數(shù)據(jù)，并將其轉(zhuǎn)換成MIPI協(xié)議所描述的DBI格式輸出到LCOS驅(qū)動控制器中，對LCOS顯示模式及參數(shù)進行配置。具體工作原理如下圖所示。

1.2 MIPI-DSI接口電路構(gòu)架

MIPI-DSI從機接口電路主要包括4個模塊：物理傳輸層模塊、通道管理層模塊、協(xié)議層模塊以及應(yīng)用層模塊。如圖2所示。

物理傳輸層：接收時鐘通道、數(shù)據(jù)通道0和數(shù)據(jù)通道1的高擺幅低功耗序列信號，并進行序列檢測，當檢測到高速接收請求時，時鐘通道接收高速率低擺幅的差分DDR時鐘信號，并進行四分頻為數(shù)據(jù)處理邏輯提供并行數(shù)據(jù)傳輸時鐘，數(shù)據(jù)通道接收高速率低擺幅的差分數(shù)據(jù)信號，并進行串并轉(zhuǎn)換輸出8位的并行數(shù)據(jù)到通道管理層，數(shù)據(jù)通道0在檢測進入Escape模式時，則接收高擺幅低速率的數(shù)據(jù)和命令，并進行串并轉(zhuǎn)換輸出到通道管理層；在檢測到TA（turnaround）請求時，則將從機的數(shù)據(jù)或命令進行串行化，以數(shù)據(jù)通道0發(fā)送給主機。

通道管理層：包括時鐘切換模塊和數(shù)據(jù)融合電路，時鐘切換模塊主要為數(shù)據(jù)處理邏輯提供時鐘信號，高速接收時提供主機發(fā)送過來并進行四分頻后的時鐘，低功耗傳輸時提供數(shù)據(jù)通道0總線異或而來的同步時鐘，TA傳輸時則提供本地時鐘作為電路的同步時鐘。數(shù)據(jù)融合模塊則將物理傳輸層輸出的數(shù)據(jù)進行融合，并進行多級緩存，以備協(xié)議層進行數(shù)據(jù)的ECC、CRC檢測及數(shù)據(jù)解碼操作。

協(xié)議層：對數(shù)據(jù)進行ECC和CRC檢測，并進行數(shù)據(jù)包的解碼，輸出相應(yīng)的控制信號，若檢測到MIPI協(xié)議所規(guī)定的底層協(xié)議錯誤，則標志相應(yīng)的錯誤標志，在TA傳輸則進行數(shù)據(jù)包的編碼發(fā)送到物理傳輸層。

應(yīng)用層：根據(jù)協(xié)議層數(shù)據(jù)包解碼結(jié)果，若是高速的圖像數(shù)據(jù)，則將數(shù)據(jù)轉(zhuǎn)換成DPI格式輸出，若是低功耗數(shù)據(jù)或命令，則將數(shù)據(jù)轉(zhuǎn)換成DBI格式輸出。

MIPI-DSI接口電路結(jié)構(gòu)框圖如圖2所示。

2

MIPI-DSI接口IP設(shè)計與仿真

MIPI-DSI接口IP設(shè)計模擬部分采用定制方法，數(shù)字部分采用Verilog語言描述，程序設(shè)計采用層次化設(shè)計方法，根據(jù)圖2所示是MIPI-DSI接口總體功能電路設(shè)計框圖，編寫系統(tǒng)spec和模塊spec，設(shè)定各個功能模塊的互連接口。每個模塊的數(shù)據(jù)流處理都采用有限狀態(tài)機進行描述。MIPI-DSI在上電初始化時處于閑置狀態(tài)，總線都處于LP-II狀態(tài)，當檢測到主機發(fā)送序列時，從機接收序列，并判斷開始進入哪種工作模式，主要有高速接收、Escape模式和反向傳輸（Turnaround）模式。

編寫設(shè)計的頂層模塊，為頂層模塊搭建測試平臺的初始化環(huán)境，根據(jù)MIPI協(xié)議描述的DSI接口的各個功能，編寫測試激勵testcase，通過建立虛擬主機發(fā)送端，建立虛擬顯示驅(qū)動接收端，搭建起系統(tǒng)的驗證平臺，仿真結(jié)果如圖3所示。