機載計算機高速數(shù)字電路系統(tǒng)的硬件抗干擾設(shè)計

楊 濤 李成文 陳 國 范 超

（中國航空計算技術(shù)研究所，陜西 西安 710065）

機載計算機高速數(shù)字電路系統(tǒng)的硬件抗干擾設(shè)計

楊 濤 李成文 陳 國 范 超

（中國航空計算技術(shù)研究所，陜西 西安 710065）

文章首先分析了機載計算機高速數(shù)字電路系統(tǒng)干擾噪聲產(chǎn)生的原因，然后分析了干擾噪聲耦合途徑，最后重點闡述了硬件抗干擾設(shè)計，其中硬件抗干擾設(shè)計內(nèi)容包括：元器件選擇、電源地設(shè)計、幾種典型電路設(shè)計、總線設(shè)計等。

信號；噪聲；干擾；耦合

隨著航空技術(shù)的快速發(fā)展，飛機對航空電子設(shè)備提出了越來越高的要求，它不僅要求航空電子設(shè)備有很高的性能價格比，更要求航空電子設(shè)備有很高的可靠性。機載計算機在眾多的航空電子設(shè)備里處于核心位置，對整個飛機狀態(tài)起控制作用。因此機載計算機既要很高的處理速度又要具有非常高的可靠性。但高速度的機載計算機會有很多不可靠因素，一方面由于機載計算機所處的環(huán)境十分的惡劣，表現(xiàn)在溫度、振動、沖擊、溫?zé)帷Ⅺ}霧、霉菌等。另一方面機載計算機數(shù)字系統(tǒng)的速度不斷提高，也會帶來許多低速數(shù)字系統(tǒng)所沒有的噪聲干擾。本文針對機載計算機高速數(shù)字系統(tǒng)的特點，分析干擾噪聲產(chǎn)生的原因及傳播途徑，從硬件角度提出抗干擾設(shè)計的方法。

1 干擾噪聲產(chǎn)生的原因

噪聲是任何不希望有的對系統(tǒng)產(chǎn)生負(fù)作用的信號。噪聲分內(nèi)部噪聲、人為噪聲和自然噪聲。人為噪聲是由其他電子設(shè)備或系統(tǒng)產(chǎn)生的噪聲，自然噪聲是天文氣象中大自然產(chǎn)生的噪聲。人為噪聲和自然噪聲是系統(tǒng)外部的，通過隔離和屏蔽措施可以避免。內(nèi)部噪聲是系統(tǒng)內(nèi)部或器件本身產(chǎn)生的噪聲。下面著重分析機載計算機高速數(shù)字系統(tǒng)內(nèi)部干擾噪聲產(chǎn)生的原因。

1.1過渡干擾

過渡干擾是由于邏輯信號傳輸時間的影響而引起的干擾。它與電路內(nèi)部競爭、險象以及可能出現(xiàn)的中間狀態(tài)有關(guān)。例如，在圖1的邏輯電路中，信號B發(fā)生變化時，該變化經(jīng)G1和G2到達G4的時間與經(jīng)G3到達G4的時間有先有后，使得電路出現(xiàn)競爭現(xiàn)象。

圖1　競爭電路

過渡干擾可以導(dǎo)致系統(tǒng)產(chǎn)生錯誤的邏輯動作，使邏輯關(guān)系混亂，控制失靈，甚至破壞電路正常工作。

1.2尖峰噪聲

尖峰噪聲是由器件的開關(guān)門動作引起的。器件在開關(guān)時會產(chǎn)生很大的沖擊電流，并在傳輸線和供電電源內(nèi)阻上產(chǎn)生較大壓降形成尖峰噪聲干擾。在如圖2所示的TTL與非門中，當(dāng)輸出端開關(guān)時，引起晶體管T4和T5在截止和飽和狀態(tài)之間轉(zhuǎn)換，由于這種轉(zhuǎn)換需要一定的時間，因此T4和T5有一短時間處在導(dǎo)通狀態(tài)，使得輸出負(fù)載增大。這種增大的負(fù)載在電源VCC上引起一個負(fù)尖峰信號，在電源地VSS上引起一個正尖峰信號。高速電路系統(tǒng)中，許多門同時快速開關(guān)，在電源和地線上將引起嚴(yán)重噪聲。

圖2　TTL與非門

1.3電磁干擾

電磁干擾（EMI）是由于任何載流導(dǎo)體周圍存在磁場而引起的，來自一個導(dǎo)體的磁通量在另一個導(dǎo)體可以感應(yīng)電流而產(chǎn)生瞬時電壓。根據(jù)Fourier信號分析理論，快速跳變信號在產(chǎn)生和傳輸過程中，必然伴隨著豐富的高次諧波的產(chǎn)生和傳輸，這些信號放大之后會產(chǎn)生電磁能量輻射，因此在高速數(shù)字電路系統(tǒng)中，電磁噪聲是很嚴(yán)重的干擾源。

1.4靜電干擾

靜電干擾（ESI）是由兩個鄰近的導(dǎo)體通過電容耦合而引起的。由于任意兩條導(dǎo)線之間均存在分布電容，相鄰兩導(dǎo)線之間分布電容比較大。這樣兩根鄰近的導(dǎo)線就象電容器的兩個極板那樣起作用；在一個導(dǎo)體上建立的電荷在另一個導(dǎo)體上感應(yīng)出相反的電荷。

1.5反射干擾

信號反射是由于終端負(fù)載不匹配造成的。在高速數(shù)字電路中，信號線的負(fù)載電容對信號傳輸影響很大。由于負(fù)載電容的存在，隨著信號線的增加，信號在傳輸線上的延時會增加。這使得信號在未經(jīng)終端匹配的信號線上傳輸過程中發(fā)生多次反射，導(dǎo)致振鈴現(xiàn)象。振鈴會產(chǎn)生非法電壓過渡，甚至損壞元器件。

2 干擾噪聲耦合途徑

干擾噪聲產(chǎn)生后，要經(jīng)過傳輸途徑耦合的其他電路中，對被干擾對象產(chǎn)生干擾。下面分析干擾噪聲幾個主要的耦合途徑。

2.1信號線耦合

信號線耦合是干擾噪聲經(jīng)過信號導(dǎo)線直接傳導(dǎo)到信號接受電路中而造成對接受電路的干擾。信號線耦合最常見的傳導(dǎo)模式是差模傳導(dǎo)和共模傳導(dǎo)。

差模傳導(dǎo)方式如圖 3所示。噪聲往返與兩信號線間，噪聲電流和信號電流的往返路徑是一致的。

圖3　差模傳導(dǎo)噪聲

共模傳導(dǎo)方式如圖 4所示。噪聲電流在兩信號線上各流一部分，以地為公共回路。信號電流只在往返信號線上流過。

圖4　共模傳導(dǎo)噪聲

2.2電源地耦合

電源地耦合是一個器件產(chǎn)生的干擾噪聲經(jīng)過電源線和地線耦合到系統(tǒng)各器件中。在高速數(shù)字電路系統(tǒng)中，器件快速開關(guān)產(chǎn)生的尖峰噪聲大部分是通過電源地耦合到其他電路。

2.3公共阻抗耦合

公共阻抗耦合是干擾噪聲通過噪聲源和信號源的公共阻抗傳導(dǎo)耦合。因為兩電路的電流流經(jīng)一個公共阻抗時一個電路在該電阻上的電壓降將會影響到另一個電路。常見的公共阻抗耦合有公共地和電源阻抗兩種。

2.4電容耦合

電容耦合是干擾噪聲通過電路中的分布電容耦合到被干擾對象。由于元件之間、導(dǎo)線之間、導(dǎo)線與元件之間存在著分布電容，若在一導(dǎo)體上發(fā)生電位變化通過分布電容使其他導(dǎo)體的電位受到影響。

2.5電磁輻射耦合

電磁輻射耦合是高頻干擾噪聲通過電磁場輻射耦合到被干擾對象。在高速數(shù)字電路中，由于信號脈沖快速變化產(chǎn)生高頻電流。當(dāng)高頻電流流過導(dǎo)體時，該導(dǎo)體周圍產(chǎn)生電力線和磁力線，并發(fā)生高頻變化，從而形成一種在空中傳播的電磁場。處于電磁波中的導(dǎo)體便會感應(yīng)出相應(yīng)頻率的電動勢。

3 硬件抗干擾設(shè)計

由于機載計算機高速數(shù)字系統(tǒng)的高速特性，使得系統(tǒng)噪聲產(chǎn)生很復(fù)雜而且噪聲也更為嚴(yán)重。這需要硬件電路設(shè)計者全面權(quán)衡、精心設(shè)計，采用有效措施來消除干擾噪聲源，阻斷干擾噪聲的傳輸通道，以提高系統(tǒng)抗干擾能力。

3.1元器件選擇

元器件是構(gòu)成系統(tǒng)的基礎(chǔ)。設(shè)計者在進行電路設(shè)計時，要根據(jù)系統(tǒng)（或模塊）的功能特性精心選擇器件。為提高機載計算機的速度和抗干擾性能，建議設(shè)計者選擇那些速度快、集成度高、抗干擾能力強、功耗小的元器件。使用集成度高的器件，可以使減少印制板連線，從而可以減少線間串?dāng)_。使用功耗小的器件可以降低器件的發(fā)熱量，這樣可以減少因器件溫飄引起的噪聲。

3.2電源地設(shè)計

很多干擾噪聲是通過電源引入機載計算機系統(tǒng)，并由電源線和地線傳導(dǎo)耦合到各電路中。因此對引入系統(tǒng)的電源先要經(jīng)過濾波器濾波，其作用可以抑制供電電源尖峰，同時也可以防止電磁干擾侵入系統(tǒng)。然后經(jīng)過電源模塊的變換、整流和穩(wěn)壓等處理得到系統(tǒng)工作電壓。為阻止電源噪聲侵入系統(tǒng)各功能模塊中，需要對各功模塊的輸入電源實施去耦濾波。其方法是在印制板入口處的電源線和地線間放置一個大容量的鉭電解電容和一個小容量的非電解電容。大電容濾除電源的低頻干擾成分，小電容濾除電源的高頻干擾成分。另外在IC器件的電源線和地線間接入0.1μF的去耦電容，其作用可提供和吸收IC器件開關(guān)瞬間的充放電能量，同時可以旁路掉器件的高頻噪聲。在器件的電源和地線間放置去耦電容來消除尖峰噪聲，因為去耦電容可以提供器件開關(guān)過程中所需的額外電流。

3.3電路設(shè)計

3.3.1復(fù)位電路設(shè)計

復(fù)位信號對噪聲很敏感。 設(shè)計可靠的復(fù)位電路能夠有效地提高數(shù)字系統(tǒng)的抗干擾性能。復(fù)位電路要求具有快速上電復(fù)位和掉電復(fù)位功能。如圖5，用MAX791芯片可構(gòu)成良好的復(fù)位電路。MAX791能監(jiān)控電源電壓，復(fù)位產(chǎn)生時間足夠長可保證系統(tǒng)完成復(fù)位。MAX791產(chǎn)生復(fù)位輸出的條件如下：

（1）電源VCC<4.65V；

（2）復(fù)位輸入MR#<1.25V；

（3）復(fù)位輸出保持200ms。

圖5　復(fù)位電路

3.3.2時鐘電路設(shè)計

在高速數(shù)字系統(tǒng)中，高頻時鐘信號是嚴(yán)重的干擾源，同時也易受到噪聲的干擾。時鐘是系統(tǒng)的同步基準(zhǔn)信號，必須避免受噪聲干擾。高頻時鐘電路設(shè)計如圖 6所示，高頻時鐘信號經(jīng)單向驅(qū)動器驅(qū)動，再用串聯(lián)電阻端接時鐘輸出以獲得完整規(guī)則的時鐘信號。端接電阻用具有低電感的磁膜電阻。在一條時鐘線上不可放置多余兩個以上的負(fù)載一避免時鐘信號產(chǎn)生反射。為避免高頻時鐘干擾信號，時鐘線應(yīng)用地線包起來。

圖6　高頻時鐘電路

3.3.3處理器電路設(shè)計

中央處理器CPU是高速數(shù)字系統(tǒng)核心器件，易受到噪聲的干擾。處理器電路設(shè)計如圖7所示，CPU的數(shù)據(jù)、地址和輸出控制信號經(jīng)驅(qū)動器驅(qū)動送到局部總線，局部總線的數(shù)據(jù)、地址和輸入控制信號經(jīng)驅(qū)動器隔離送中央處理器。這樣設(shè)計處理器是基于如下兩個因素：

（1）由于 CPU是大規(guī)處理芯片，集成度高，發(fā)熱比較大。為盡可能降低 CPU的功耗，其驅(qū)動能力很低，一般為2～5mA。因此驅(qū)動器可提高CPU的負(fù)載能力；

（2）外部的干擾噪聲是通過總線傳導(dǎo)耦合到 CPU。當(dāng)CPU受到噪聲干擾后，會造成程序計數(shù)器PC值改變。PC值被干擾后是隨機的，CPU在PC值的錯誤引導(dǎo)下，引起程序混亂，破壞程序正常運行，從而使系統(tǒng)失去控制。因此CPU受到的干擾會對系統(tǒng)引起很壞的影響，為了減少噪聲對CPU的干擾，采用驅(qū)動器的隔離措施阻止噪聲侵入CPU。

圖7　處理器電路

3.3.4看門狗電路設(shè)計

看門狗電路主要用于監(jiān)控程序運行周期，防止程序“跑飛”或陷入“死循環(huán)”。看門狗電路不斷監(jiān)視程序循環(huán)運行時間，若發(fā)現(xiàn)時間超過定時的時間，則認(rèn)為程序“跑飛”或陷入“死循環(huán)”。這時看門狗電路產(chǎn)生中斷，引導(dǎo)中斷處理程序處理看門狗超時故障。看門狗用電路MAX791實現(xiàn)，電路設(shè)計如圖8所示。看門狗輸入WDI來自IO口離散量，看門狗輸出WDO送給中斷INT處理。SWT用于設(shè)置看門狗定時時間，當(dāng)SWT通過跨線S接電源VCC時，看門狗報警周期為1.6秒。如果在1.6秒內(nèi)WDI的輸入電平?jīng)]有變化，即沒有定時“喂狗”，則WDO會產(chǎn)生報警輸出給中斷INT。

看門狗定時周期可以由用戶自行配置。用戶在不跨接 S的情況下，改變電容C的值，可改變看門狗定時周期。定時周期preriod按公式1計算：

圖8　看門狗電路

3.3.5控制電路設(shè)計

控制電路一般由可編程器件實現(xiàn)，控制邏輯由設(shè)計者自己編寫。控制電路要根據(jù)系統(tǒng)時序要求產(chǎn)生各種控制信號以控制系統(tǒng)各電路有條不紊的工作。在邏輯電路設(shè)計中增加冗余項或在信號輸出端增加濾波電路可以消除過渡干擾。

3.4總線設(shè)計

在高速數(shù)字電路系統(tǒng)中，信號在總線上傳輸所造成的延遲、總線的負(fù)載、總線上由于分布參數(shù)造成的交叉串?dāng)_、由于負(fù)載不匹配造成的反射等問題變得不可忽略。總線設(shè)計要注意以下幾個問題。

3.4.1總線分級

為了使故障隔離，阻止外部噪聲入侵，可將總線分級,每級總線總線設(shè)計接口電路并由驅(qū)動器隔離。一般可將總線分成局部總線、系統(tǒng)總線和IO總線。

局部總線用于處理機程序和數(shù)據(jù)存儲器。因為CPU訪問ROM和RAM的頻率遠(yuǎn)高于訪問其他資源，這樣可保證處理機快速訪問存儲器。

系統(tǒng)總線用于處理機模塊和系統(tǒng)其他模塊間的連接，其總線寬度小于局部總線。IO總線用于處理機訪問 IO設(shè)備，速度要求很低。

3.4.2總線上拉

為了是總線穩(wěn)定，要求用電阻上拉總線。數(shù)據(jù)總線上拉有利于消除三態(tài)狀態(tài)；地址總線上拉可增加地址變化惰性；控制總線上拉可降低毛刺的干擾。

3.4.3線路端接

在高速數(shù)字電路中，由于負(fù)載不匹配造成的反射變得很嚴(yán)重。反射可引起假信號躍變、數(shù)據(jù)錯誤和對輸入電壓電平的干擾。對信號線進行端接可以使信號反射減至最小并且能抑制輸入電平的上沖和下沖。線路端接有串聯(lián)端接和分岔端接兩種。

串聯(lián)端接如圖 9所示。串聯(lián)端接方法補償信號沿線路運動以前所產(chǎn)生的過流。因為端接電阻增加了信號的上升和下降時間，從而使線路在較長時間內(nèi)發(fā)生電流變化。

圖9　串聯(lián)端接

分岔端接如圖 10所示。分岔端接調(diào)整線路終端電流。因為當(dāng)線路電壓開始上升超過VCC時R2電阻吸收多余的電流，當(dāng)線路電壓開始上降到地以下時R1電阻向電路提供電流。

圖10　串聯(lián)端接

4 結(jié)束語

機載計算機高速數(shù)字電路系統(tǒng)的干擾噪聲很復(fù)雜。對于具體的系統(tǒng)，要提高系統(tǒng)的可靠性和看干擾性能需要設(shè)計者的精心設(shè)計。本文介紹了機載計算機高速數(shù)字電路系統(tǒng)的硬件抗干擾設(shè)計方面的內(nèi)容，可以為大家提供有益的參考和借鑒。總之，機載計算機需要很高的可靠性，希望設(shè)計者重視系統(tǒng)的抗干擾設(shè)計。

[1] 劉川.測試技術(shù)研究[J].電子科學(xué),2009,18(1):50-53.

[2] 王建曉,初偉先,于宏波.單片機系統(tǒng)硬件抗干擾的方法[J].山東科學(xué),2006,(5):59-61.

[3] 路宏敏.工程電磁兼容[M].西安:西安電子科技大學(xué)出版社,2003.

[4] 吳良斌.現(xiàn)代電子系統(tǒng)的電磁兼容性設(shè)計[M].北京:國防工業(yè)出版社,2004.

[5] 石波涌,鄧湘平,陳樂.數(shù)字電路設(shè)計中的抗干擾技術(shù)[J].科技創(chuàng)新導(dǎo)報,2008,(9):69-70.

Airborne computer hardware anti-interference of high-speed digital circuit system design

This paper first analyzes the onboard computer cause of high-speed digital circuit system interference noise, and then analyzes the interference noise coupling way, finally expounds the hardware anti-interference design. Hardware anti-interference design content includes: several typical circuit components selection, power supply design, design, and bus design.

Signal; noise; interference; coupling

V271.4

A

1008-1151(2015)06-0001-04

2015-04-11

楊濤（1981－），男，陜西武功人，中國航空計算技術(shù)研究所工程師，碩士，研究方向為機載計算機硬件設(shè)計與調(diào)試。