一種TlADC系統時鐘偏斜誤差的全并行校正方法

聶 偉,邱 蓉

(北京化工大學計算機系統與通信實驗中心,北京 100029)

一種TlADC系統時鐘偏斜誤差的全并行校正方法

聶 偉,邱 蓉

(北京化工大學計算機系統與通信實驗中心,北京 100029)

給出了一種TIADC系統時鐘偏斜誤差全并行結構的校正方法。該方法利用串并轉換實現高速數據的降速,再利用濾波器的多相分解技術構建一個16×16的濾波器陣列對時鐘偏斜誤差進行實時校正,不但可以有效地減小雜散頻譜,而且當輸入信號從10 MHz變化至500 MHz時,系統校正后的SFDR平均提高了30.64 dB。仿真結果表明了該方法的正確性和有效性。

TIADC系統;時鐘偏斜誤差;完美重構;全并行校正

增益誤差和偏置誤差用加法和乘法就可以實現校正[6],而時鐘偏斜誤差的校正則比較復雜,主要有4種方法,即內插法[7]、自適應法[2,8]、基于分數延遲濾波器[5,9]方法以及完美重構法[4,6,10]。前兩種方法計算比較復雜,很難實現實時修正;第三種方法需要過采樣,限制了采樣率的提高;完美重構法采用并行結構實現,具有計算時間短的優點,能較好地解決實時校正問題。完美重構法采用濾波器組進行校正,并用多通道濾波來降低對處理速度的要求,但仍然不適合高速場合。

本文在分析了時鐘偏斜誤差的產生及其對系統的影響后,基于完美重構算法,給出了一種全并行結構的校正方法,該方法利用串并轉換將高速數據降速,再利用濾波器的多相分解技術構建了一個16× 16的濾波器陣列對時鐘偏斜誤差進行校正。這種全并行結構大大提高了系統的數據處理速度,可以應用于高速環境。

1 TIADC系統時鐘偏斜誤差的分析

TIADC系統的原理框圖見圖1。從圖1中可以看出,M個通道的TIADC系統需要相同數量的ADC,采樣時將帶限信號送ADC,并在相同頻率、不同相位的時鐘下進行采樣。

圖1 TIADC系統的原理框圖

理論上,每個ADC的采樣時鐘具有相同的頻率和固定的相位差,但實際上時鐘生成電路和傳輸路徑不可能完全一致,因此理想時鐘和實際時鐘之間存在相位偏差,如圖2所示。

圖2 TIADC系統的時域示意圖

由于相位偏差使采樣點發生偏移,均勻采樣變成了非均勻采樣,導致系統的輸出信號頻譜失真,嚴重影響系統的信噪比及其無雜散動態范圍等。

假設輸入信號為u(t)＝A ejω0t/Ts,Ts為系統采樣周期,每個子通道的采樣時鐘周期為MTs,那么第m通道的時間偏斜誤差可以表示為為rmTs,rm為m通道時間偏斜誤差系數,m＝0,1,...,M－1,其采樣時間tm為

（3）對剪力墻抗震設計計算，要正確選擇非線性分析中的計算模型和各種計算參數；對采用滑動支座的結構進行大震下的抗震設計計算，采用的計算模型應考慮支座兩側結構的相互作用和影響；對平面尺寸凹凸不規則，以及平面內局部開設大洞口的結構進行抗震設計計算時，應根據開設洞口大小、數量和分布位置以及抗側力構件的布置形式等合理建立計算模型。

于是采樣后的序列可以寫成

最終的輸出序列可以表示為

對式(3)進行FFT變換,可以得到頻譜:

2 誤差的校正

2.1 完美重構校正法

完美重構校正法的原理框圖如圖3所示。

圖3 基于完美重構校正法的原理框圖

從圖3中可以看出,該方法是先將ADC采樣后的數據xm(n)進行M倍內插,然后通過濾波器組Fm(z)進行濾波校正,最后將濾波器的輸出相加,即可得到校正后的數據。該濾波器組可以表示為:

其中,fi[k]是濾波器的系數,可以根據下面公式計算:

為了在高速環境中進行時鐘偏斜誤差的實時校正,本文在完美重構算法的基礎上給出了一個全并行結構,可以有效地提高處理速度。下面以4通道ADC為模型來進行說明。

2.2 全并行結構校正法

全并行實時校正方法的整體結構如圖4所示。帶限模擬信號xin(t)同時輸入4個ADC,令fs＝1/Ts,每個ADC通道的采樣時鐘(由外部時鐘提供)周期均為4Ts,其相位依次相差90°,那么整個系統的等效采樣率為fs。

圖4 全并行結構校正法的原理框圖

采樣之后,ADC的輸出數據流x0[n]、x1[n]、x2[n]、x3[n]由FPGA緩存,利用FPGA的內部邏輯將緩存后的4路并行數據進行串并轉換,轉換成16路并行數據流:

即對4路數據流分別做4倍的抽取,然后按照采樣先后順序對齊,并送16×16的濾波器陣列進行濾波校正。由于同一個通道抽取后的數據流與原始的數據流有著相同的時鐘偏斜誤差,因此這16路數據流的相位信息可以表示為

其中,m是指原始的通道,而4k＋m是指抽取后的通道。

16×16的濾波器陣列可以表示成

其中,每個元素Fj,i(z)都可以由濾波器組里的Fi(z)計算得到,即

式(13)中,fi[j＋16·m]為濾波器系數,可以由公式(9)計算。

濾波校正過程可以由下式表示:

其中,Xi(z)表示16路輸入數據,Yi(z)表示濾波后的16路輸出數據,通過多路選擇重組為校正后的數據。其數據流的流向如圖5所示。

從圖(5)中可以看出,每個輸出數據流由16個不同通道的濾波器的輸出相加得到,然后按順序組合成最終的輸出,即校正后的采樣數據。

3 仿真及性能分析

為了估算全并行結構校正法的性能,本文在Matlab平臺上對一個8位4通道的TIADC系統做了仿真。假設該系統每個子通道的采樣率均為400 MHz,那么總的采樣率就是1 600 MHz,其增益誤差和偏置誤差均為零,而4個通道的時間偏斜誤差分別為[0, －0.01,0.02,0.01]Ts。

圖6 校正前的頻譜

為了驗證全并行校正法的正確性和有效性,分別對采樣后的4路原始數據做1∶4的串并轉化,形成16路數據,此時這16路數據的時間相位信息可以根據公式(11)計算,結果為[0,0.99,2.02,3.01,4,4.99, 6.02,7.01,8,8.99,10.02,11.01,12,12.99,14.02, 15.01]。根據此時間相位信息可以計算出16個ADC通道每個通道對應的校正濾波器的系數,階數為64(即2L＝64),即公式(12)中的Fi(z)可以分解為16 個4階的子濾波器Fj,i(z),從而得到16×16的濾波器陣列,即F(z),然后進行誤差校正。

圖7顯示了校正后的頻譜圖,圖中時間偏斜誤差引起的失真譜線的幅度大大減小。從校正前和校正后的頻譜可以看出,當輸入信號為100 MHz時,校正后系統的SFDR性能有了很大的改善。

圖7 校正后的頻譜

為了獲得不同頻率的輸入信號的校正結果,本文選取了10～500 MHz范圍內的一系列頻點進行仿真,并計算了各頻點校正前和校正后的SFDR,結果比較如圖8所示。從圖8可以看出,對于不同頻率的輸入信號,本文的校正算法都可以有效地完成校正,但校正效果隨著輸入信號頻率增加而有所減弱,系統SFDR平均提高了30.64 d B,其性能得到了較大的改善。

圖8 校正前后系統的SFDR比較

4 結束語

本文給出了一種適用于高速環境實時校正的全并行校正方法,并在Matlab平臺上構建了一個4通道的TIADC系統,利用全并行校正法對其進行濾波校正,并且在10～500 MHz范圍內選取了一系列頻點進行仿真。仿真結果表明,該方法不但可以有效地減小雜散頻譜,而且當輸入信號頻率變化時,系統校正后的SFDR平均提高了30.64 dB。該方法可以應用于示波器、波形數字化儀等儀器,具有很好的應用前景。

References)

[1]Black Jr W C,Hodges D.Time interleaved converter arrays[J].Solid-State Circuits:IEEE Journal of Solid-State Circuits,1980,15 (6):1022-1029.

[2]秦國杰,劉國滿,高梅國,等.一種時間交替ADC時間失配誤差自適應校正方法[J].儀器儀表學報,2013(12):2730-2735.

[3]Kurosawa N,Kobayashi H,Maruyama K,et al.Explicit analysis ofchannel mismatch effects in time-interleaved ADC systems[J].Circuits and Systems I:Fundamental Theory and Applications,IEEE Transactions on,2001,48(3):261-271.

[4]Lim Y C,Zou Y X,Lee J W,et al.Time-interleaved analog-to-digital-converter compensation using multichannel filters[J].Circuits and Systems I:Regular Papers,IEEE Transactions on,2009,56 (10):2234-2247.

[5]劉艷茹,田書林,王志剛,等.一種基于Farrow濾波器的并行采樣時間誤差校正[J].電子測量與儀器學報,2010(1):50-54.

[6]周浩,趙雷,李玉生,等.基于數字后處理算法的并行交替采樣ADC系統[J].數據采集與處理,2010(4):537-543.

[7]Selva J.Functionally weighted Lagrange interpolation of band-limited signals from nonuniform samples[J].Signal Processing:IEEE Transactions on,2009,57(1):168-181.

[8]Liu S J,Qi P P,Wang J S,et al.Adaptive Calibration of Channel Mismatches in Time-Interleaved ADCs Based on Equivalent Signal Recombination[J].Instrumentation and Measurement,IEEE Transations on,2014,63(2):277-286.

[9]Johansson H,Lowenborg P.Reconstruction of nonuniformly sampled bandlimited signals by means of digital fractional delay filters [J].Signal Processing:IEEE Transactions on,2002,50(11): 2757-2767.

[10]Jenq Y C.Perfect reconstruction of digital spectrum from nonuniformly sampled signals[J].Instrumentation and Measurement: IEEE Transactions on,1997,46(3):649-652.

A full parallel correction method of time skew error for TIADCsystem

Nie Wei,Qiu Rong
(Computer System and Communication Laboratory,Beijing University of Chemical Technology,Beijing 100029,China)

This paper presents a full parallel correction method of time skew error for TIADC system.And the method can not only utilize serial-to-parallel conversion to realize reduction of speed for high speed data,but also make use of polyphase decomposition technique to build a 16×16 filter array to correct the time skew error in real time.The time skew error can be largely and well calibrated by this method,moreover,When the input signal changes from 10 MHz to 500 MHz,the SFDR of the system after correction raises 30.64dB averagely.The simulation results indicate the correctness and effectiveness of the method.

TIADC system;time skew error;perfect reconstruction;full parallel correction

TN713

A

1002-4956(2015)4-0047-05

2014-11-12

聶偉(1960—),男,山西太原,博士,副教授,研究方向為軟件無線電、通信信號處理等.

E-mail:niewei＠mail.buct.edu.cn